第三章微处理器及其结构.pptVIP

微处理器的性能指标 字长 能一次完成并行运算的二进制位数 主频 CPU在1秒内产生的时钟脉冲数 地址总线宽度 决定CPU可访问的存储器物理空间 存储器容量 包括内存和外存能存储的总字节数 存取时间 存储器完成一次读或写所需的时间 一、 8086微处理器内部结构 8086的内部结构 总线接口单元BIU——管理8086与系统总线的接口，负责CPU对存储器和外设进行访问 指令执行单元EU——负责指令的译码、执行和数据的运算 8088与8086在结构上的区别 8086的内部结构图 1．EU的组成 2．BIU的组成 二、8086的指令流水线 取指：BIU取出CS和IP的内容，经地址加法器形成20位地址，送上地址总线，找到地址所在的内存单元，取出指令放入指令队列。 执指：EU从BIU的指令队列队首取出指令，执行指令。若需访问M或I/O，则EU向BIU提出请求，由BIU在完成现行取指周期后响应。 BIU空出2个字节后，自动取指直至填满为止。 流水线技术 通用寄存器组（8×16位） 1．数据寄存器（ AX、BX、CX、DX ）： 指令指针寄存器IP（16位） 存放EU将要执行的下一条指令的偏移地址。 BIU在代码段取出指令后，IP自动加1，指向下一条指令。 程序不能直接存取IP，但是在执行转移类指令、中断、子程序调用时，会自动修改IP的内容。 标志寄存器Flags（16位） 存放运算结果的状态和一些控制标志。 16位，只用了9位，分为两类： 进位和溢出的区别 进位：运算结果的最高位向更高位的进位。 溢出：运算结果超出带符号位的表示范围，将造成运算错误。 例如：字长为8位的二进制数，其补码的表示范围是-128～+127。 设X=+64D，Y=+65D 标志寄存器举例 X=36H，Y=78H，进行X+Y和X－Y运算后FLAGS寄存器各状态标志位各是什么？ 段寄存器（ 4×16位） 四．8088与8086的区别 数据总线宽度不同 8088：与外部交换数据的数据总线宽度是8位，但内部数据总线是16位。 指令队列长度不同 8088：BIU的指令队列有4B，有1B空闲则自动取指 §3.2 8086/8088CPU的外部特性 16条数据线 20条地址线 40条引脚 双列直插式封装 两种不同的工作方式（最小模式和最大模式） 一、8086最小模式下的引脚 输出：信号从CPU向外部传送； 输入：信号从外部送入CPU； 双向：信号有时从外部送入CPU， 有时从CPU向外部传送； 三态：高电平、低电平、高阻态（浮空）。 1. 数据和地址总线引脚 AD15～AD0（Address） 分时复用的地址/数据总线 传送地址时，输出、三态；传送数据时，双向、三态 2． 控制总线引脚 BHE/S7（Bus High Enable/Status） 高８位数据总线允许/状态复用引脚，输出、三态 BHE=0时，表明总线AD15～AD8有效； S7为备用状态线。 RD（Read） 读控制，输出、三态、低电平有效 RD=0时，表示CPU正在读存储器或I/O端口 控制总线引脚（续1） TEST 等待测试信号，输入、低电平有效 该引脚与WAIT指令配合使用 在使用协处理器8087时，通过引脚和WAIT指令，可使8086与8087的操作保持同步 INTR（Interrupt Request） 可屏蔽中断请求，输入、高电平有效 有效时，表示外设向CPU提出中断请求。当IF=1时，CPU响应中断。 NMI（Non-Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 有效时，CPU必定响应中断，不能屏蔽。 控制总线引脚（续2） 3．最小模式下的其他引脚定义 M/IO（Input and Output/Memory） I/O或存储器访问，输出、三态 M/IO=1时，表示CPU将访问存储器，这时地址总线A19～A0提供20位存储器地址 。 M/IO=0时表示CPU将访问I/O端口，这时地址总线A15～A0提供16位I/O口地址。 WR（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在对M或I/O端口写出数据。 最小模式下的其他引脚定义（续1） ALE（Address Latch Enable） 地址锁存允许，输出、三态、高电平有效 ALE=1时，则要求8282锁存器CPU发来的地址信号。 DEN（Data Enable） 数据允许传送，输出、三态、低电平有效 有效时，允许8286正常进行数据传送。 DT/R（Data Transmit/Receive） 数据发送/接收控制，输出、三态 高电平时CPU输出数据（发送）；低电平时数据输入CPU（接收）。 最小模式下的其他