AD转换的基本原理和技术.docVIP

AD转换的基本原理和技术（SAR） 2009-06-24 10:48 1.转换方式直接转换ADC2.电路结构逐次逼近ADC包括n位逐次比较型A/D转换器如图11.10.1所示。它由控制逻辑电路、时序产生器、移位寄存器、D/A转换器及电压比较器组成。 图11.10.1逐次比较型A/D转换器框图 3.工作原理逐次逼近转换过程和用天平称物重非常相似。天平称重物过程是，从最重的砝码开始试放，与被称物体行进比较，若物体重于砝码，则该砝码保留，否则移去。再加上第二个次重砝码，由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去。照此一直加到最小一个砝码为止。将所有留下的砝码重量相加，就得此物体的重量。仿照这一思路，逐次比较型A/D转换器，就是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。对11.10.1的电路，它由启动脉冲启动后，在第一个时钟脉冲作用下，控制电路使时序产生器的最高位置1，其他位置0，其输出经数据寄存器将1000……0，送入D/A转换器。输入电压首先与D/A器输出电压（VREF/2）相比较，如v1≥VREF/2，比较器输出为1，若vI VREF/2，则为0。比较结果存于数据寄存器的Dn-1位。然后在第二个CP作用下，移位寄存器的次高位置1，其他低位置0。如最高位已存1，则此时 vO=（3/4）VREF。于是v1再与（3/4）VREF相比较，如v1≥（3/4）VREF，则次高位Dn-2存1，否则Dn-2=0；如最高位为0，则vO=VREF/4，与vO比较，如v1≥VREF/4，则 Dn-2位存1，否则存0……。以此类推，逐次比较得到输出数字量。 为了进一步理解逐次比较A/D转换器的工作原理及转换过程。下面用实例加以说明。设图11.10.1电路为8位A/D转换器，输入模拟量vA=6.84V，D/A转换器基准电压VREF=10V。 根据逐次比较D/A转换器的工作原理，可画出在转换过程中CP、启动脉冲、D7～D0及D/A转换器输出电压vO的波形，如图11.10.2所示。由图11.10.2可见，当启动脉冲低电平到来后转换开始，在第一个CP作用下，数据寄存器将D7～D0入D/A转换器，其输出电压 v0=5V，vA与v0比较，vAv0存1；第二个CP到来时，寄存器输出D7～D0v0为7.5V，vA再与7.5V比较，因vA7.5V，所以D6存0；输入第三个CP时，D7～D0v0=6.25V；vA再与v0比较，……如此重复比较下去，经8个时钟周期，转换结束。由图中v0的波形可见，在逐次比较过程中，与输出数字量对应的模拟电压v0逐渐逼近vA值，最后得到A/D转换器转换结果D7～D0该数字量所对应的模拟电压为6.8359375V，与实际输入的模拟电压6.84V的相对误差仅为0.06%。 图11.10.2 8位逐次比较型A/D转换器波形图 4.特点(1)转换速度：(n+1)Tcp.速度快。(2)调整VREF，可改变其动态范围。 ５.转换器电路举例常用的集成逐次比较型A/D转换器有ADC0808/0809系列（8位）、AD575(10位)、AD574A(12位)等。例11.10.1 4位逐次比较型A/D转换器的逻辑电路如图11.10.3所示。图中5移位寄存器可进行并入/并出或串入/串出操作，其F为并行置数端，高电平有效，S为高位串行输入。数据寄存器由D边沿触发器组成，数字量从Q4～Q1输出，试分析电路的工作原理。 图11.10.3 4位逐次比较型A/D转换器的逻辑电路 解:电路工作过程如下：当启动脉冲上升沿到来后，FF0～FF4被清零，Q5置1，Q5的高电平开启G2门，时钟CP脉冲进入移位寄存器。在第一个CP脉冲作用下，由于移位寄存器的置数使能端F已有0变为1，并行输入数据ABCDE置入，QAQBQCQDQE=01111。QA的低电平是数据寄存器的最高位置1，即Q4Q3Q2Q1=1000。D/A转换将数字量1000转换为模拟电压vO，送入比较器C与输入模拟电压v1比较，若输入电压vI vO,则比较器C输出vC为1，否则为0。比较结果送D4～D1。第二个CP脉冲到来后，移位寄存器的串行输入端S为高电平，QA由0变1，同是最高位QA的0移至次高位QB。于是数据寄存器的Q3由0变1，这个正跳变作为有效触发信号加到FF4的CP端使vC的电平得以在Q4保存下来。此时，由于其他触发器无正跳变脉冲，vC的信号对它们不起作用。Q3变为1后建立了新的D/A转换器的数据，输入电压在与其输出电压vO相比较，比较结果在第三个时钟脉冲作用下存于Q3……。如此进行，直到QE由1变0，使Q5由1变0后将G2封锁，转换