11.10.17状态机-自动售货机.pptVIP

# 5.1 状态机设计相关语句 5.1 状态机设计相关语句 5.1 状态机设计相关语句 5.1 状态机设计相关语句 5.1 状态机设计相关语句 5.1 状态机设计相关语句 状态机设计--自动售货机 状态机(State Machine)是一类很重要的时序电路，是很多数字电路的核心部件，是大型电子设计的基础。状态机相当于一个控制器，它将一项功能的完成分解为若干步，每一步对应于二进制的一个状态，通过预先设计的顺序在各状态之间进行转换，状态转换的过程就是实现逻辑功能的过程。 状态机设计--自动售货机 1、需求分析 货物单价：1.5元 两种硬币： 1元或0.5元 每次可投入一枚硬币 可以输出货物 也可能找零 2、状态转换图 3、编程及仿真 小结 状态机的VHDL设计模式相对固定，常用两进程，加上必要的辅助进程，有时也用单进程。 状态机处理问题较复杂，应用场合不固定，因此用于实际应用时，还要根据情节调整程序。 * 状态机设计 --自动售货机 5.1.1 类型定义语句 TYPE 数据类型名 IS 数据类型定义 OF 基本数据类型 ;或 TYPE 数据类型名 IS 数据类型定义 ; TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ; TYPE week IS (sun，mon，tue，wed，thu，fri，sat) ; TYPE m_state IS ( st0，st1，st2，st3，st4，st5 ) ; SIGNAL present_state，next_state : m_state ; TYPE BOOLEAN IS (FALSE，TRUE) ； 5.1.1 类型定义语句 TYPE my_logic IS ( 1 ，Z ，U ，0 ) ; SIGNAL s1 : my_logic ; s1 = Z ; SUBTYPE 子类型名 IS 基本数据类型 RANGE 约束范围; SUBTYPE digits IS INTEGER RANGE 0 to 9 ; 5.1.2 状态机的优势 1．状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点； 2．由于状态机的结构相对简单，设计方案相对固定； 3、状态机容易构成性能良好的同步时序逻辑模块； 4、与VHDL的其他描述方式相比，状态机的VHDL表述丰富多样、程序层次分明，结构清晰，易读易懂；在排错、修改和模块移植方面也有其独到的好处； 5、在高速运算和控制方面，状态机更有其巨大的优势。 6、高可靠性。 5.1.3 状态机结构 1. 说明部分 ARCHITECTURE ...IS TYPE FSM_ST IS (s0，s1，s2，s3); SIGNAL current_state, next_state: FSM_ST; ... 5.1.3 状态机结构 2. 主控时序进程 图5-1 一般状态机结构框图 5.1.3 状态机结构 3. 主控组合进程 4. 辅助进程 图1 一般状态机结构框图 要求：货物单价1.5元，有1元和0.5元两种硬币，每次投入一枚硬币，机器能找零。 自动售货机 状态转换图 2 硬件验证测试 4 需求分析 3 1 编程及仿真 3 3 投币口 找零口 出货口 自动售货机的VHDL设计。要求： 1、需求分析 货物单价：1.5元 两种硬币：1元或0.5元 每次可投入一枚硬币 可以输出货物 也可能找零 自动售货机的VHDL设计。 要求： 三种输入： 0元 0.5元 1元 五种状态 已投入0元 已投入0.5元 已投入1元 已投入1.5元 已投入2元 S0 S1 S2 S3 S4 三种输出： 无输出 有货物，无找零 有货物，并找零 00 01 10 IN1 Y 00 10 11 IN1 状态/Y S0/00 S2/00 S3/10 S1/00 S4/11 00 00 01 00 00 00 01 01 01 10 10 10 10 10 2、状态转换图 IN1 状态/Y S0/00 S2/00 S3/10 S1/00 S4/11 00 00 01 00 00 00 01 01 01 10 10 10 10 10 3、编程及仿真 实体 结构体 IN1 CLK Y ZD LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; ENTITY ZD IS PORT(clk,RST:IN std_logic; IN1:IN std_logic_vector(1 DOWNTO 0); Y:OUT std_logic_vector(1 DOWNTO