- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
摘 要
随着集成电路飞速发展和集成电路制造工艺水平的提高,芯片的集成度越来
越高,同时也对新的集成电路设计和制造提出了更高的要求,其中包括应用同益
广泛的高压集成电路。
本课题是公司为在竞争激烈的半导体市场中保持自身的优势,与先进设计公
V高压工艺平台。本论文研究了该课
司合作开发建立O.35微米工艺增强型13.5
题研发期间几个关键工艺模块制程优化。
关键工艺模块之一是新的LOCOS开发与硅栅光刻工艺改善的结合。在LOCOS
A左右,衬挚氧化层从300A减少
干法刻蚀时,对硅的刻蚀深度保持在100.200
A减少到4000A,便将鸟嘴有效地控制在
到135A,LOCOS热氧化厚度从5000
O.1微米以下的水平,突破了公司原有0.35微米工艺技术瓶颈,达到0.4微米最
小器件区宽度。变相地缩小了低压器件的面积,对整个芯片面积的缩小起决定性
作用。底部抗反射膜在硅栅光刻工艺的应用,使不同光刻图案间的差异缩小到了
制程可接受的范围,而且制程的稳定性也得以提高,提供了足够的生产允许波动
裕量,成本增加并不大。
栅极硅化钨脱落现象与接触孔刻蚀异常放电缺陷的改善,提高了产品的良
率,为顺利量产做出了贡献。
高压器件的开发达到客户的设计需要,新器件驱动能力为高压NMOS的单位
宽度饱和电流600舭/pm左右,高压PMOS达到400肚/肛m的范围。同时也通过
可靠性测试,完全能保证使用10年以上。
关键词:高压器件LOCOS底部抗反射膜可靠性
中图分类号:TN4
Abstract
the of
With rapiddevelopment
is and are
new
(VLSI),itsintegritydensityincreasingrequirements
des i and
for i
demanded gnng process.
thesisdescribethat establ/shed VHV
This Company newenhanced13.5
at withworldwidefamous
together house
0.35肛mplatform design
process
inordertomaintainitsown inthe
advantageshighlycompetitive
number
semiconductorA of moduleshavebeen
marketing.large process
optimizatedduringdevelopment.
most module iSthecombinationof
Oneofthe importantimprovement
LOCOS with LOCOS
new developmentpolygatelithographyprocess.In
原创力文档


文档评论(0)