EDA技术及其应用 教学课件 作者 潘松 第6章 实用状态机设计技术.pptVIP

EDA技术及其应用 第6章 实用状态机设计技术 6.1 有限状态机设计初步 6.1 有限状态机设计初步 6.1 有限状态机设计初步 6.1 有限状态机设计初步 6.1 有限状态机设计初步 6.1 有限状态机设计初步 6.1 有限状态机设计初步 6.1 有限状态机设计初步 6.2 Moore型有限状态机设计 6.2 Moore型有限状态机设计 6.2 Moore型有限状态机设计 6.2 Moore型有限状态机设计 6.2 Moore型有限状态机设计 6.2 Moore型有限状态机设计 6.2 Moore型有限状态机设计 6.2 Moore型有限状态机设计 6.2 Moore型有限状态机设计 6.3 Mealy型有限状态机设计 6.3 Mealy型有限状态机设计 6.3 Mealy型有限状态机设计 6.3 Mealy型有限状态机设计 6.3 Mealy型有限状态机设计 6.4 状态编码 6.4 状态编码 6.4 状态编码 6.4 状态编码 6.4 状态编码 6.4 状态编码 6.5 非法状态处理 6.5 非法状态处理 6.5 非法状态处理 习 题 习 题 习 题 习 题 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 实验与实践 【例6-9】 TYPE states IS (st0, st1, st2, st3，st4， st_ilg1，st_ilg2 ，st_ilg3); SIGNAL current_state, next_state: states; ... COM：PROCESS(current_state, state_Inputs) -- 组合逻辑进程 BEGIN CASE current_state IS -- 确定当前状态的状态值 ... WHEN OTHERS = next_state = st0; END case; 【例6-10】 alarm = (st0 AND (st1 OR st2 OR st3 OR st4 OR st5)) OR (st1 AND (st0 OR st2 OR st3 OR st4 OR st5)) OR (st2 AND (st0 OR st1 OR st3 OR st4 OR st5)) OR (st3 AND (st0 OR st1 OR st2 OR st4 OR st5)) OR (st4 AND (st0 OR st1 OR st2 OR st3 OR st5)) OR (st5 AND (st0 OR st1 OR st2 OR st3 OR st4)) ; 6-1. 仿照例6-1，将例6-4用两个进程，即一个时序进程，一个组合进程表达出来。 6-2. 为确保例6-5的状态机输出信号没有毛刺，试用例6-4的方式构成一个单进程状态，使输出信号得到可靠锁存，在相同输入信号条件下，给出两程序的仿真波形。 6-3. 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。例6-11描述的电路完成对序列数的检测，当这一串序列数高位在前(左移)串行进入检测器后，若此数与预置的密码数相同，则输出“A”，否则仍然输出“B”。 【例6-11】 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL; ENTITY SCHK IS PORT(DIN，CLK，CLR : IN STD_LOGIC; --串行输入数据位/工作时钟/复位信号 AB : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); --检测结果输出 END SCHK; ARC