EDA技术及其应用(第二版) 教学课件 作者 潘松 王芳 张筱云 第2章 原理图输入法逻辑电路设计技术.pptVIP

第2章 原理图输入法逻辑电路设计技术 2.1 原理图输入设计方法的特点 2.2 数字频率计设计任务导入 2.2 数字频率计设计任务导入 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.3 原理图输入方式基本设计流程 2.4 引脚设置和编程下载 2.4 引脚设置和编程下载 2.4 引脚设置和编程下载 2.4 引脚设置和编程下载 2.4 引脚设置和编程下载 2.4 引脚设置和编程下载 2.4 引脚设置和编程下载 2.4 引脚设置和编程下载 2.5 层次化设计 2.5 层次化设计 2.5 层次化设计 2.5 层次化设计 2.5 层次化设计 2.5 层次化设计 2.6 6位十进制频率计设计 2.6 6位十进制频率计设计 2.6 6位十进制频率计设计 实训项目 实训项目 2.4.4 JTAG间接模式编程配置器件 2. 下载JTAG间接配置文件。 2.4.5 USB-Blaster编程配置器安装方法 1. 构建元件符号 2. 构建顶层文件 2. 构建顶层文件 3. 功能分析和全程编译 4. 时序仿真 4. 时序仿真 2.6.1 时序控制器设计 2.6.1 时序控制器设计 * * ● 能进行几乎任意层次的数字系统设计。 ● 对系统中的任一层次，或任一元件的功能能进行精确的时序仿真，精度达0.1ns。 ● 通过时序仿真，能迅速定位电路系统的错误所在，并随时纠正。 ● 能对设计方案进行随时更改，并储存设计过程中所有的电路和测试文件入档。 ● 通过编译和下载，能在FPGA上对设计项目随时进行硬件测试验证。 ● 如果使用FPGA和配置编程方式，将不会有器件损坏和损耗的问题。 ● 符合现代电子设计技术规范。 2.3.1 建立工作库文件夹和存盘原理图空文件 （1）新建一个文件夹。 （2）建立原理图源文件编辑窗。 （3）空文件存盘。 2.3.2 创建工程 （1）打开建立新工程管理窗。 2.3.2 创建工程 （2）将设计文件加入工程中。 2.3.2 创建工程 （3）选择目标芯片。 2.3.2 创建工程 （4）工具设置。 （5）结束设置。 2.3.2 创建工程 （6）编辑构建电路图。 2.3.3 功能简要分析 2.3.4 编译前设置 （1）选择FPGA目标芯片。 2.3.4 编译前设置 （2）选择配置器件的工作方式。 2.3.4 编译前设置 （3）选择配置器件和编程方式。 2.3.4 编译前设置 （4）双功能输入输出端口设置。 （6）选择目标器件闲置引脚的状态。 （5）选择输出设置（此项操作可以不做，即保持默认） 2.3.5 全程编译 2.3.6 时序仿真测试电路功能 （1）打开波形编辑器。 2.3.6 时序仿真测试电路功能 （2）设置仿真时间区域。 2.3.6 时序仿真测试电路功能 （3）波形文件存盘。 （4）将工程cnt10的端口信号名选入波形编辑器中。 2.3.6 时序仿真测试电路功能 （5）编辑输入波形（输入激励信号）。 2.3.6 时序仿真测试电路功能 （6）总线数据格式设置。 2.3.6 时序仿真测试电路功能 （7）仿真器参数设置。 2.3.6 时序仿真测试电路功能 （8）启动仿真器。 （9）观察仿真结果。 2.4.1 引脚锁定 2.4.1 引脚锁定 2.4.2 配置文件下载 （1）打开编程窗和配置文件。 2.4.2 配置文件下载 （2）设置编程器。 （3）测试JTAG接口。 （4）硬件测试。 2.4.3 AS模式直接编程配置器件 2.4.4 JTAG间接模式编程配置器件 1. 将SOF文件转化为JTAG间接配置文件。 2.4.4 JTAG间接模式编程配置器件 1. 将SOF文件转化为JTAG