32位微处理器低功耗片上存储系统设计.pdf

摘要 摘要 随着集成电路制造技术的发展，芯片的速度和集成度不断提高，功耗问题已经 成为芯片设计的关键因素之一，因此必须在芯片设计时特别考虑功耗因素。嵌入式 微处理器是SOC系统中最核心的部分，其低功耗设计对降低整个系统的功耗意义重 大。在微处理器中，功耗的60％以上部是来自片上存储系统，因此低功耗片上存储 系统是实现低功耗微处理器的关键。 本文着重讨论了32位微处理器的片上存储系统(包括存储器管理单元(MMu)、 0．19um 高速缓存(Cache)、Cache控制器以及接口电路1的低功耗设计方法。在SMIC CMOS工艺下，本文设计了一个32位微处理器的片上存储系统，指令和数据MMU 表的寻址方式实现地址转换。采用全定制的方法来设计TLB和Cache以达到高速、 Code设计。 低功耗以及减小面积的目的。其余部分采用Verilog 元电路，减小了CAM位线电平转换功耗：并且提出一种不降低TLB命中率而降低 比较功耗的两级CAM结构实现比较操作，通过功耗模型分析选择每一级的CAM单 元数，大大减少每次参加比较的CAM单元数；此外，还通过减小Match线上的电 压摆幅的方法来进一步减小功耗，仿真表明本文CAM电路的功耗只有传统CAM结 构的17％。采用高速电流灵敏放大器来加快SRAM的读出速度。 4路组相联Cache采用了串行访问标识、数据的结构以节省数据读出时的功耗； 采用动态比较器来减小地址比较功耗，加快比较速度，仿真表明本文的Cache功耗 在Cache控制器的设计中也采用了多种优化手段来提高访存性能降低功耗，包 括：增加读、写缓冲器；使用LRU替换算法；指令Cache省略标识访问等。 lI Abstract Abstract IC Wi【hthe of f’abrication and ofthe development techniques．thespeedintegrity increase makes becomeoneofthe chip greatly,whichpowerconsumption keyproblems of shouldbeconsideredin chipdesign．Sopowerconsumption design．Embedded chip isthecoreof to low is the microprocessor System—on-Chip，itspowerdesignimportant whole than iSconsumed the in system．More60％energy by on．chipmemorysystem the of10W microprocesso^so iSoneofthemost