组合逻辑电路的分析与测试.docVIP

组合逻辑电路的分析与测试 一、实验目的 掌握组合逻辑电路的功能测试。 验证半加器和全加器的逻辑功能。 学会二进制数的运算规律。 二、原理说明 采用中、小规模集成电路组成的组合逻辑电路是最常见的逻辑电路。 组合逻辑电路的分析就是找出给定组合逻辑电路输出和输入之间的逻辑关系，从而确定电路的逻辑功能，其步骤是： 由给定的逻辑电路图写出输出逻辑函数表达式； 由已写出的输出逻辑函数表达式列出真值表； 从输出逻辑函数表达式或真值表概括出电路的逻辑功能。 三、实验设备及器件 74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片 四、实验内容 组合逻辑电路功能测试。 图8-2-1-1 2片74LS00组成的组合逻辑电路 用2片74LS00组成图8-2-1-1所示逻辑电路，为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 图中A、B、C接电平开关，Y1，Y2接发光管电平显示。 按表8-2-1-1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式。 =+B = 将运算结果与实验比较。 表8-2-1-1 逻辑功能测试表 输入 输出 A B C Y1 Y2 0 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 0 0 0 1 1 1 1 0 1 0 1 0 1 1 1 1 测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图8-2-1-.2。 在学习机上用异或门和与门接成以上电路，A、B接电平开关S，Y、Z接电平显示。 按表8-2-1-2要求改变A、B状态，填表。 图8-2-1-2 半加器电路 表8-2-1-2 半加器逻辑功能 输入端 A 0 1 0 1 B 0 0 1 1 输出端 Y 0 1 1 0 Z 0 0 0 1 测试全加器的逻辑功能。 写出图8-2-1-3电路的逻辑表达式。 根据逻辑表达式列真值表。 根据真值表画逻辑函数Si、Ci的卡诺图。 Y＝ Z＝ X1＝ X2＝ X3＝ Si= Ci= 图8-2-1-3 全加器电路 Bi、Ci-1 Ai 00 01 11 10 0 0 1 0 1 1 1 0 1 0 Si= 图8-2-1-4全加器和输出卡诺图 Bi、Ci-1 Ai 00 01 11 10 0 0 0 1 0 1 0 1 1 1 Ci= 图8-2-1-5全加器进位输出卡诺图 填写表8-2-1-3各点状态 测试用异或、与或和非门组成的全加器的逻辑功能。 全加器可以用两个半加器各两个与门一个或门组成在实验中，常用一块双异或门、一个与或非门和一个与非门实现。 画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。 表8-2-1-.3 全加器各点输出状态 Ai Bi Ci-1 Y Z X1 X2 X3 Si Ci 0 0 0 0 0 1 1 1 0 0 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1 1 0 1 1 1 0 0 1 表8-2-1-4 全加器真值表 Ai Bi Ci-1 Ci Si 0 0 0 0 0 0 1 0 0 1 1 0 0 0 1