倍流整流电路中集成磁件的PSPICE仿真.pdfVIP

研究与开发 机机电工程技术电工程技术 年第年第 卷第卷第 期期 ３８３８ ０１０１ 倍流整流电路中集成磁件的ＰＳＰＩＣＥ 仿真 于春龙 （上海磁浮交通发展有限公司， 上海 ２０１２０４ ） 摘要： 介绍了集成磁技术在电压调节模块中的重要地位， 使用回转器— 电阻— 电容模型， 建立了倍流整流电路中改进前后的两种 集成磁件的ＰＳＰＩＣＥ 仿真模型， 仿真结果验证了改进后的集成磁件的优点。 关键词： 倍流整流电路； 集成磁技术； ＰＳＰＩＣＥ 仿真 中图分类号： ＴＮ７１０ 文献标识码： Ａ 文章编号： １００９－９４９２ (２００９) ０１－００７８－０４ １ 引言 采用分立磁元件的倍流整流电路有变压器和两个电感共三 当今的通信系统采用了大量的高性能计算芯片， 要求 个磁元件， 占用电路板的尺寸较大， 不能满足设计要求。 为其供电的电源具有超快的负载电流瞬态响应速度， 同时 为此， 采用了集成磁技术， 把三个磁元件集成到一起， 如 图 所示。 保证输出电压具有相当高的稳定度， 为了更好地满足各项 ２ 要求， 需要在高性能计算芯片附近安置低压、 大电流输出 的 ＤＣ ／ ＤＣ 变换器——— 电压调节模块 （ＶＲＭ———Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｅ Ｍｏｄｕｌｅ ）。 由于通信系统中电路板的面积非常宝 贵， ＶＲＭ 最好与高性能计算芯片同在一块电路板上， 因此 尺寸的限制， 以及降低成本的压力和其他一些新的技术方 面的挑战， 使 ＶＲＭ 设计成为通信系统设计最困难的设计 任务之一。 从ＶＲＭ 的发展来看， 隔离型４８Ｖ 输入的ＶＲＭ 将成为 发展主流。 由于ＶＲＭ 具有低压大电流输出的特点， 所以 隔离型ＶＲＭ 副边整流电路的损耗对整个变换器的效率影 响很大。 倍流整流电路 （如图 所示） 的导通损耗小和电 １ 图２ 采用集成磁元件的倍流整流电路 流纹波互消特性使其特别适合 ４８Ｖ 输入的 ＶＲＭ 。 然而， 可见磁元件尺寸大大地减小了。 但由于这种形式电感 绕组同时也是变压器的副边绕组， 其匝数 必须满足变压 Ｎ ｓ 器匝比的要求， 不但使等效电感的值受到磁芯尺寸的限 制， 而且使中腿磁通纹波幅度很大， 加大了磁芯损耗， 降 低了变换器的效率。 为此， 提出一种改进的采用集成磁技 术的倍流整流电路， 如图 所示， 在中腿上附加一个绕组