eda第2章 大规模可编程逻辑器件.pptVIP

第2章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述 2.2 复杂可编程逻辑器件(CPLD) 2.3 现场可编程门阵列(FPGA) 2.4 在系统可编程(ISP)逻辑器件 2.5 FPGA和CPLD的开发应用选择 2.1 可编程逻辑器件概述 2.1.1 PLD的发展进程 2、70年代末，AMD公司推出了 PAL — Programmable Array Logic。 3、80年代初，Lattice公司推出了 GAL — Generic Array Logic。 4、80年代中期，Xinlin公司推出了 FPGA — Field Programmable Gate Array （现场可编程门阵列） 同时，Alteral 公司推出了 EPLD — Erasable PLD（可电檫除的PLD） 5、80年代末，Lattice公司推出了 CPLD : Complex Programmable Logic Device 2.1.2 PLD的种类及分类方法 3．从可编程特性上分类 一次可编程： 重复可编程 一、阵列交叉点的逻辑表示 1、实体连接 行线和列线实在的连接. 2、可编程连接 3、编程后熔丝烧断 二、与阵列的PLD表示 编程后实现 的与阵列表示 三、或阵列的PLD表示 实现 f = P1+P3 的PLD表示 四、输入缓冲器和反馈缓冲器 单入双出的缓冲器单元，输出0态和1态 五、输出极性可编程的异或门 编程前： 编程后熔丝保留，输出高有效，即 编程后熔丝烧断，输出低有效，即 六、地址可编程的数据选择器（MUX）1、二选一数选器（2:1MUX） 2、四选一数选器（4:1MUX） 六、可编程的数据分配器 七、激励方式可编程的时序记忆单元 八、双向输入/输出和反馈输入的逻辑表示 三态缓冲器禁止的双向I/O反馈输入的阵列表示： 2.2 复杂可编程逻辑器件(CPLD) 2.2.1 CPLD的基本结构 可以把CPLD的基本结构看成由逻辑阵列宏单元和I/O控制模块两部分组成。 1．逻辑阵列宏单元 2. I/O控制模块 CPLD中的I/O控制模块，基本上都由输出极性转换电路、触发器和输出三态缓冲器三部分及与它们相关的选择电路所组成。 2.2.2 Altera 公司的器件产品 Altera公司的产品在我国有较多的用户，如EP220、EP224、EP6010、EP1810等经典产品应用颇广。 2.3 现场可编程门阵列 (FPGA) 2.3.2 FPGA的配置模式 FPGA 的配置模式，即FPGA的下载。 由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。 2.4 在系统可编程(ISP)逻辑器件 ISP( In System Programmability ) 2.5 FPGA和CPLD的开发应用选择 在应用开发中一般应考虑以下几个问题: 4．FPGA/CPLD的选择 对于普通规模且产量不是很大的产品项目，通常使用CPLD。对于大规模或单片系统设计，通常采用FPGA。 5. FPGA和CPLD封装的选择 FPGA和CPLD器件的封装形式很多，每一芯片的引脚数从28至484不等，同一型号类别的器件可以有多种不同的封装。 6．其他因素的选择 2.3.1 FPGA器件的结构 目前，Xilinx公司的FPGA芯片分为XC2000、XC3000/XC3100、XC4000、XC5000、XC6200、XC8100、Spart