基于-FPGA-FFT-处理器设计.docVIP

基于 FPGA 的 FFT 处理器设计 1. 引言 ? 　　随着数字技术的快速发展，数字信号处理已深入到各个领域。 在数字信号处理中，许多算法如相关、滤波、谱估计、卷积等都可通过转化为离散傅立叶变换( DFT )实现，从而为离散信号分析从理论上提供了变换工具。但 DFT 计算量大，实现困难。 快速傅立叶( FFT )的提出，大大减少了计算量，从根本上改变了傅立叶变换的地位，成为数字信号处理中的核心技术之一，广泛应用于雷达、观测、跟踪、高速图像处理、保密无线通信和数字通信等领域。? ? 　　目前，硬件实现 FFT 算法的方案主要有：通用数字信号处理器( DSP )、FFT 专用器件和现场可编程门阵列( FPCA )。 DSP 具有纯软件实现的灵活性，适用于流程复杂的算法，如通信系统中信道的编译码、QAM 映射等算法。DSP 完成 FFT 运算需占用大量 DSP 的运算时间，使整个系统的数据吞吐率降低，同时也无法发挥 DSP 软件实现的灵活性。 采用 FFT 专用器件，速度虽能够达到要求，但其外围电路复杂，可扩展性差，成本昂贵。 随着 FPGA 发展，其资源丰富，易于组织流水和并行结构，将 FFT 实时性要求与 FPGA 器件设计的灵活性相结合，实现并行算法与硬件结构的优化配置，不仅可以提高处理速度，并且具有灵活性高，开发费用低、开发周期短、升级简单的特点。针对某 OFDM 系统中 FFT 运算的实际需要，提出了基于 FPGA 的设计来实现 FFT 算法，并以 16 位长数据，64 点 FFT 为例，在 Quartus 软件上通过综合和仿真。 ? 　　2. FFT原理及算法结构 ? 　　FFT 是离散傅立叶变换( DFT )的快速算法。对于 N 点离散的有限长时间序列 x(n)，其傅里叶变换为： ? ? ? 　　完成 N 点的 DFT 需要 N2 次复数乘法和 N(N-1) 次复数加法。点数大时，计算量也大，所以难以实现信号的实时处理。FFT 的基本思想是利用旋转因子 WN 的周期性、对称性、特殊性以及剧期 N 的可互换性，将长度为 N 点的序列 DFT 运算逐次分为较短序列的 DFT 运算，合并相同项，大大减少了计算量。 ? 　　FFT 法分为两大类： 一类是针对 N=2 的整数次幂的算法，如基 2 算法、基 4 算法、实因子算法和分裂算法等； 另一类足 N≠2 的整数次幂算法，以 winograd 为代表的一类算法。硬件实现时，不仅要考虑算法运算量的大小，而且要考虑算法的复杂性和模块化。控制简单、实现规整的算法在硬件系统中要优于仅降低运算量的算法。现有 FFT 算法的 FPGA 设计方案基本上都是针对于第一类算法，而第二类算法尽管有其重要的理论价值，但硬件不易实现。由于该设计点数不是太多，综合考虑 FFT 处理器的面积和成本，所以采用按时间抽取的基 2 快速傅立叶算法( 基 2DIT-FFT )。 ? 　　对于长度为 N=2m 的序列 x(n)，其中 m 是整数，将 x(n)按奇偶分成两组，即令：n=2r 和 n=2r+1，而 r=0，1，…，N／2-1，于是： ? ? ? 　　所以 A(k) 和 B(k) 可完整表示 X(k)。依次类推，可一直向前追溯到 2 点的 FFT，这样整个 N 点的 FFT 算法分解成 logN2 级运算，每级有 N／2 个基 2 碟形运算。 图1 是 N=8 的 DIT-FFT 运算流图。 ? ? 　　3. FFT 处理器的结构设计 ? 　　FFT 实现的设计方案有顺序处理、级联处理、并行处理和阵列处理。顺序处理每次运算仅用一个蝶形单元，处理方式简单，运算速度较慢。级联处理、并行处理和阵列处理的速度较快，但占用资源较多。考虑到该设计运算点数较少，因此采用改进的顺序处理方案，在原有顺序处理的基础上对 FFT 处理过程中数据传输进行控制，使得该结构在继承原有顺序处理电路简单、占用资源较少优点同时又兼有级联处理运算速度较快的优点。采用自顶向下的方法对处理器模块化，其结构框图如图2所示。 ? ? 　　4. 模块设计与综合仿真 ? 　　整个 FFT 处理器是由存储器、蝶形运算单元、旋转因子单元、控制单元和数据控制单元绀成，各个单元通过控制单元产生的控制和使能信号进行工作。 ? 　　4.1 蝶形运算单元 ? 　　蝶形运算单元是整个 FFT 处理单元的重要部分，直接影响整个 FFT 单元性能。基 2 时间抽取的蝶形信号流程图如 图3 所示，p 和 q 为数据序号，xm(p) 和 xm(q) 是第 m 级蝶形运算的输入，xm+1(p) 和 xm+1(q) 是该蝶形运算的输出， W′N为 相应的旋转因子。 ? ? ? 　　由上式看出，一个基2蝶形运算要进行 1 次复乘、2 次复加。