电子技术与实训 教学配套课件 刘陆平 第8章 触发器和时序逻辑电路及其应用.pdfVIP

第8章 触发器和时序逻辑电路及其 应用 • 本章要点: • 8.1 概述 • 8.2 触发器 • 8.3 寄存器 • 8.4 计数器 第8章 时序逻辑电路及其应用 • 本章要点: • 本章主要介绍了一些常见触发器的电路结 构与逻辑功能及其触发器逻辑功能的相互 转换；接着介绍了数码寄存器、移位寄存 器及计数器的基本工作原理，中规模集成 计数器及应用。 返回 8.1 概述 数字电路的两大基本类型是组合逻辑电路和时序 逻辑电路。组合逻辑电路以门电路为基本逻辑单 元，其输出变量的状态完全由当时的输入变量的 组合状态来决定，而与电路原来的状态无关，即 组合逻辑电路没有记忆功能。时序逻辑电路是以 触发器为基本逻辑单元，触发器的输出变量的状 态不仅与当时的输入变量的组合状态有关，而且 还与电路原来的状态有关，即触发器具有记忆功 能。图8-1所示为时序逻辑电路的结构框图。 返回 8.2 触发器 • 触发器是最简单的一种时序数字电路，触发器具 有存储作用，也是构成其他时序逻辑电路的重要 组成部分。触发器按其稳定工作状态可分为双稳 态触发器、单稳态触发器和多谐振荡器。双稳态 触发器按其逻辑功能又可分为RS触发器、JK触发 器、D触发器、T触发器和T ＇触发器；按其结构 又可分为基本RS触发器、同步RS触发器、主从型 触发器和边沿型触发器。边沿型触发器又包括维 持阻塞型触发器（上升沿触发）和下降沿触发的 触发器。 8.2 触发器 • 8.2.1 RS触发器 • 1.基本RS触发器 • 基本RS触发器的逻辑图如图8-2 （a ）所示，是由 两个与非门交叉联接而成。图8-2 （b ）为它的逻 辑符号。 称为直接置位（或置1）端， 称为直 S R D D 接复位（或置0 ）端，而图中输入端引线上靠近方 框的小圆圈表示触发器的触发方式为电平触发， 低电平0 （或负脉冲）有效。Ｑ和 是基本RS触 Ｑ 发器的两个互补输出端，它们的逻辑状态在正常 条件下能保持相反。 8.2 触发器 • (1) 电路的特点 • 从基本RS触发器的逻辑图可得，基本RS触发器具 有两个稳定状态：一个状态是Ｑ＝1， ＝0，称 Ｑ 为触发器的1态（或置位状态）；另一个状态是Ｑ ＝0， ＝1，称为触发器的0态（或复位状态）。 Ｑ • (2)逻辑功能 • 由于有两个信号输入端，所以输入信号有四种不 同的组合，下面分四种情况来分析基本RS触发器 的逻辑功能。 8.2 触发器 S R ① = 1 、 ＝1 ，触发器的状态将保持不变。因此 D D 触发器具有两个稳定状态，因而能用于记忆和存 储0、1两个信息（或数据）。 S RD ② = 1 、 ＝0 ，触发器的状态将直接置0