单片机技术及工程实践课件教学配套课件林土胜编著第4章.pdfVIP

第4章 并行总线扩展技术 4.1 并行总线扩展 4.1.1 并行总线扩展方法 (采用三总线结构) P0口通过地址锁存器作地址/数据总线复用. 1 4.1.2 单片机的最小系统 片内无ROM的单片机,通过地址锁存器和程序 存储器组构最小系统,由EA接地访问外配ROM. P0口和P2口不能再作I/O口使用. 2 内带程序存储器的51单片机最小系统 由EA接正访问内部ROM,4组并行口均作I/O口. 要对程序存储器、数据存储器、I/O口扩展,仍 需用三总线方法且EA接正,访问ROM先内后外. 3 4.1.3 并行总线的地址译码 (选通所扩芯片) 1. 线译码法 (又称线选法) 由P2口剩余的高端地址线控制所选芯片的片 选端,片选信号低电平有效. 4 图例中的线译码法地址范围             * P2口余下的P2.3、P2.5、P2.6作芯片的片选线,未用 到的口线取1和取0均可选中芯片,建议未用到的P2口线 悬空或置为1状态,以避免地址重叠. * 此法适用于被选芯片数目不超过P2口线所供片选数 目的场合,硬件电路简单,但地址空间没充分利用. 5 2. 全译码法 (适于芯片数多于P2片选线) 由P2口剩余的高端地址线通过译码器后作片 选线,常用有3-8译码器 (3线入8线出),4-16 译码器 (4线入16线出)等. 6 图例中的全译码法地址范围                 * 扩展芯片的地址连续,可最大限度利用该地址空间. 片选数目不受P2剩余口线限制,但需附加译码电路. * P2口除了提供芯片内部单元寻址的口线之外,剩余 的P2口线应全部参与译码.应用中不参与译码的口 7 线接高电平,使其状态固定,可避免地址重叠现象. 4.2 常用扩展器件 (74HC系列为例) 4.2.1 8位D锁存器 (74HC373) * LE为高电平,输出/输入直通;LE变低电平,数据锁存. * OE低电平时,三态门开通;高电平时,三态门关闭. * 并行总线扩展时74HC373作地址锁存,输入端1D～8D 连接P0口, 输出端1Q～8Q提供低8位地址A0～A7,控 8 制端LE接地址锁存允许信号ALE,输出允许端OE接地. 4.2.2 8位单向总线驱动 (74HC244) * 8个输入端为1A1～1A4 和2A1～2A4,8个输出端为 1Y1～1Y4 和 2Y1～2Y4. 三态门控制端为1G和2G. * 使用时1G和2G同时接地,使8个三态门呈开通状态. * 常用来增加单向总线或器件输出线的驱动能力. 9 4.2.3 8位双向总线驱动 (74HC245) * 8位端口A1～A8和B1～B8可作输入又可作输出端,取 决于方向控