电子技术数字部分ch2-1.pptVIP

May 18, 1999 NCITS 或非门 二、CMOS 或非门 uA +VDD +10V V SS T P1 T N1 T N2 T P2 A B Y uB uY A B TN1 TP1 TN2 TP2 Y 0 0 0 1 1 0 1 1 截 通 截 通 通 通 通 截 截 通 截 截 截 截 通 通 1 0 0 0 A B ≥1 0 0 1 0 0 1 1 1 三、CMOS 与门和或门 1. CMOS 与门 A B Y 1 +VDD V SS T P1 T N1 T P2 T N2 A B Y A B Y +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS 2. CMOS 或门 Y 1 +VDD B1 G1 D1 S1 A TN TP B2 D2 S2 G2 VSS A B ≥1 A B Y ≥1 +VDD V SS T P1 T N1 T N2 T P2 A B Y 2. 4. 3 CMOS 与或非门和异或门 一、CMOS 与或非门 1. 电路组成： A B C D ≥1 Y A B C D Y 1 2. 工作原理： 由CMOS 基本电路(与非门和反相器)组成。 二、CMOS 异或门 1. 电路组成： A B Y 2. 工作原理： Y A B =1 由CMOS 基本电路(与非门)组成。 2. 4. 4 CMOS 传输门、三态门和漏极开路门 一、 CMOS传输门 (双向模拟开关) 1. 电路组成： TP C VSS +VDD I O / u u O I / u u TN C I O / u u O I / u u TG 2. 工作原理： TN、TP均导通， TN、TP均截止， 导通电阻小(几百欧姆) 关断电阻大 ( ≥ 109 ?) (TG 门 — Transmission Gate) 二、CMOS 三态门 1. 电路组成 +VDD V SS T P2 T N1 T P1 A Y T N2 1 2. 工作原理 Y 与上、下都断开 TP2、TN2 均截止 Y = Z(高阻态 — 非 1 非 0) TP2、TN2 均导通 0 1 1 0 1 0 控制端低电平有效 (1 或 0) 3. 逻辑符号 Y A 1 EN 使能端 EN * 河北工程大学 信电学院 电子技术基础 第二章　 门电路 2. 3 TTL 集成门电路 （Transistor—Transistor Logic） 一、电路组成及工作原理 +VCC(5V) R1 uI uo 4k? A D1 T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 输入级 中间级 输出级 D1 — 保护二极管 防止输入电压过低。 当 uI - 0.5 ~ - 0.7 V 时， D1 导通， uI 被钳制在 - 0.5 ~ - 0.7 V，不可能继续下降。 1. 电路组成 因为 D1 只起保护作用，不参加逻辑判断，为了便于分析，今后在有些电路中将省去。 2. 3. 1 TTL 反相器 2. 工作原理 +VCC(5V) R1 uI uo 4k? A T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 0V T1 的基极电压无法使 T2 和 T4 的发射结导通 T1 深度饱和 T2 、 T4截止，iC1 = 0 RL 拉电流 T3 、 D 导通 0V 3.6V 0V 0.7V 0V 负载的等效电阻 iC1 5V 因为 所以 则 +VCC(5V) R1 uI uo 4k? A T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 假设 T1 发射结正偏 则 T1 的集电结和 T2、T4的发射结(3 个 PN 结)导通 e b c T1 正常放大时 :发射结正偏，集电结反偏，即 uC uB uE 现在 : uE uB uC ，即 发射结反偏 集电结正偏 倒置放大 i i i = βi ib =(1+ βi )ib 4.3V c? e? 3.6 V 1.4V 0.7V 2.1V 故假设不成立， T1 发射结反偏 1.4V +VCC(5V) R1 uI uo 4k? A T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y T1 倒置放大状态 假设 T2 饱和导通 T3 、D 均截止 (设β1 ~ β4 = 20) T2 饱和的假设成立 0.3V iB2 1V ICS2 iB1 0.7V 2.1V 思考： D 的作用？