基于FPGA的八位十进制数字频率计设计和实现.pdfVIP

2010 Asia-Pacific Conference on Information Theory Design and Realization of 8-Bit Decimal System Digital Frequency Meter Based on FPGA Zhixia HAN Department of Electron and Electricity Engineering, Baoji University of Arts and Sciences, Baoji, 721016 han_zhi_xia999@163.com,china Abstract: Based on introducing the characteristics and design methods of EDA, to aim at specific CPLD/FPGA development system, this paper designed a 8-bit decimal system digital frequency meter in Quartus environment. This meter can be downloaded or configured to target devices those in experiment board, It achieved the expectant requirements of design after actual circuit testing and verifying. The de- sign’s purpose was to present the methods of how to hold flexiblely the specific design and achieve process of EDA technology in complex digital Keywords: EDA; VHDL; Quartus Ⅱ; Frequency Meter; Digital System; Simulation 基于 FPGA 的八位十进制数字频率计设计和实现 韩芝侠 宝鸡文理学院电子电气工程系 陕西 宝鸡 721016 Han_zhi_xia999@163.com 摘 要: 在介绍EDA 特征及设计方法基础上，针对具体的CPLD/FPGA 开发系统，在Quartus 环 境下设计了一款八位十进制数字频率计，并下载/ 配置到实验板的目标器件上，经实际电路测试 验证，达到了预期的设计要求。通过设计旨在阐述如何灵活掌握 EDA 技术在复杂数字系统中的 具体设计实现过程。 关键词: EDA; VHDL; Quartus Ⅱ; 频率计; 数字系统；仿真 QuartusII 等，再选择相应的硬件开发平台及器件。下 1 EDA 技术应用 面以 8 位十进制数字频率计的设计为例加以说明。 随着计算机技术和集成电路技术的快速发展，电 子技术设计面临着复杂度不断提高而设计周期不断缩 1.1 设计任务 短的矛盾。为了解决这个问题，就必须采用新的设计 设计 8 位十进制数字频率计，并下载验证，用 方法和使用高层次的设计工