神经网络图像处理机的小型化的研究.pdfVIP

v0I_14 2000 2000年第14卷专刊 华北工学院■试技术学报 Mono OFTESTANDMEASUREMENTTECHNoLoGYoFNCIT JOUNAL 神经网络图像处理机的小型化研究 王志勇 郑链 王克勇 (北京理工大学机电工程学院，北京100081) 擅基本文结台实验研究工作，概述r在对分立元件构成的神经网络图像处理机进行小型化研 究过程中的若干重要问题。该研究选用MACB CPLD可编程逻辑器件．主要考虑cPLD型号选择； 电路原理、接L】设计的呵调整性；器件的适配：理想测试点的设计；以及如何对原信号线进行重 新命名与总线组合，咀减少资源开销、提高工作效率等。上述问题的正确解决，保证，大规模数 字电路能可靠地实现小型化。 关t词可编程逻辑器件；宏单元：PCB：小型化 0 引 言 cialNem-alNetwork 近些年人工神经网络(Artifi ANN)技术的飞速发展，已经使得 它在许多领域，如计算机视觉、图像恢复、语音识别和模式分类等方面的应用成为可能。但 是，大多数ANN的应用是基于软件模拟实现的．而其它许多ANN的应用则要求使用全硬件电 路．井且这些大规模、高速的全硬件电路能够充分利用神经网络固有的并行处理特性-u。神 经网络硬件可以通过采用数字、模拟或光学器件的大规模集成电路实现，也可以采用它刷综 合的大规模集成电路实现。随着WSI(圆片规模集成)、VLSI和LLSI技术的发展和成熟，tH． 界各国都在相继研制实用的神经网络芯片[21。目前，可编程逻辑器件的集成度在不断提高， 设计灵活性也越来越太，这使得许多设计人员对利用可编程逻辑器件进行神经网络硬件设计 表现出了极大的兴趣。囡为神经网络内托固有的特性是大规模、巨量并行，而这至少需要上 万个门电路互连才能实现。利用可编程翌辑器件可以很方便、快捷、灵活地以较低价格的 cPLD／FPGA芯片设计出体积小、可靠性高的硬件电路。 本文提出的若干问题是在神经网绍图像处理机的小型化研制过程中遇到的，这些问题 对于大多数采用可编程逻辑器件进行的Il路设计而言，具有一般性。 1,--Jrm程逻辑器件的选择 不同型号的可编程逻辑器件所能{6供的资源是不相同的，衡量它们的主要参数是宏单 元数。AMD公司生产的MAc}l系砚的CPLI器件宏单元数从32到512都有[3】。器件的宏单元数 越大，它可被利用的资源就越多，电路一2计、适配的灵活性越大。但是它的价格也就越离， 功耗也越太，同时由于器件引脚一E密，CB板设计难度增大。因此．正确估算所要集成的电 路的规模，合理地选择可编程逻!}器件}勺型号是非常必要的。 神经网络一般具有多路、结，J相匠等特点，这对于估算电路规模很有意义。当估算出一 ’收稿日期：2000．03—23 !!塑堡!旦 塑墨堕坚堕堡竺里坐塑!：型些型!! 竺! 定路数电路的规模后，系统总的规模可以按路数成比例地估算出来。系统电路总的门数与其 所需宏单元数有很人的关系，门数越多，所需宏单元数也越多，但它们之间并不是线性关系， 因为所需宏单元数还与系统电路结构、系统采用的具体电路元器件等冈素有关。如采用D触 发器与不采JHD触发器实现相同功能的电路所需宏单元数是不一样的，一般来说，触发器所 需的宏单儿数较其它元器件要多。 估算出系统大致所需的的宏单元数后，就可以在对麻芯片提供商的开发软t1中选抒合适 的可编程逻辑器件的型号。另一方面，也可以直接在开发软件的仿真环境中不断尝试何种’q 号的器件能以比较高的利用率适配所要集成的电路，不过这一方法比较费时。一个实例：MACtt M4—256宏单元数为256，它适配的电路规模为10000多¨、D触发器40个，宏单元使用率 为56％，乘积项使用率为63％。 2 接口设计的可调整性 采IL}j可编辑逻辑器件对分立元件电路进行集成时，在总体设计阶段就应该充分考虑划 系统的可行