微型计算机原理与接口技术第五课后答案.pdfVIP

第五章 1. 静态 RAM 与动态 RAM 有何区别？ 答：（1）静态RAM 内存储的信息只要电源存在就能一直保持，而动态RAM 的信息需要定 时刷新才能保持 （2 ）静态RAM 的集成度比较低，运行速度快，而动态RAM 的集成度高，运行相对较 慢 （3 ）静态RAM 造价成本高，动态 RAM 价格便宜 2. ROM 、PROM 、EPROM 、EEPROM 在功能上各有何特点？ 答：ROM 是只读存储器，根据写入方式的不同可以分为四类：掩膜型 ROM 、PROM 、EPROM 和 EEPROM 。 掩膜型 ROM 中信息是厂家根据用户给定的程序或数据，对芯片图形掩膜进行两次光刻 而写入的，用户对这类芯片无法进行任何修改。PROM 出厂时，里面没有信息，用户采用 一些设备可以将内容写入 PROM ，一旦写入，就不能再改变了，即只允许编程一次。 EPROM 可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据。 EEPROM 可编程固化程序，并可利用电压来擦除芯片内容，以重新编程固化新数据。 3. DRAM 的CAS 和RAS 输入的用途是什么？ 答：CAS 为列地址选通信号，用于指示地址总线上的有效数据为列地址；RAS 为行地址选 通信号，用于指示地址总线上的有效数据为列地址。 4. 什么是 Cache ？作用是什么？它处在微处理机中的什么位置？ 答：Cache 也称为高速缓存，是介于主存和 CPU 之间的高速小容量存储器。 为了减少 CPU 与内存之间的速度差异，提高系统性能，在慢速的 DRAM 和快速 CPU 之间插入一速度较快、容量较小的 SRAM，起到缓冲作用，使 CPU 既可以以较快速度存取 SRAM 中的数据，又不使系统成本上升过高，这就是Cache 的作用。 Cache 在微处理机中的位置如下图： 5. 直接映像 Cache 和成组相联 Cache 的组成结构有什么不同？ 答：直接映象 Cache 是将主存储器中每一页大小分成和 Cache 存储器大小一致，Cache 中 每一块分配一个索引字段以确定字段，这样可以通过一次地址比较即可确定是否命中，但如 果频繁访问不同页号主存储器时需要做频繁的转换，降低系统性能； 成组相联 Cache 内部有多组直接映象的 Cache ，组间采用全关联结构，并行地起着高 速缓存的作用。访问时需要进行两次比较才能确定是否命中。 6. 为什么要保持 Cache 内容与主存储器内容的一致性？为了保持 Cache 与主存储器内容的 一致性应采取什么方法？ 答：由于 Cache 的内容只是主存部分内容的拷贝，故应当与主存内容保持一致。数据不一致 问题通常是由于更新了Cache 的数据而没有更新与其关联的存储器的数据，或更新了存储器 数据却没有更新 Cache 的内容所引起的。 为了保持 Cache 与主存储器内容的一致性，有两种写入策略： （1）通写法 在此方法中，当 CPU 写入数据到 Cache 中后，Cache 就立即将其写入主存中，使主存 始终保持 Cache 中的最新内容。此方法简单，更新内容不会丢失，但每次对Cache 的修改同 时要写入主存储器，总线操作频繁，影响系统性能。 （2 ）回写法 此方法中，Cache 的作用好像缓冲区一样，当CPU 写入数据到 Cache 中后，Cache 并不 立即将其回写到主存中，而是等到系统总线空闲时，才将 Cache 中的内容回写到主存中，此 方法使得 CPU 可以持续运行而不必等待主存的更新，性能比通写法要提高很多，但其 Cache 控制器复杂，价格高。 7. 用 1024×1 位的 RAM 芯片组成 16K×8 位的存储器，需要多少芯片？在地址线中有多少 位参与片内寻址？多少位组合成片选择信号？（设地址总线为 16 位） 答：由于所用的芯片为 1024×1 位，构成 1024×8 位（即 1K×8 位）的存储器需要 8 片， 因此组成 16K×8 位的存储器需要 16×8＝128 片。 片内有 1024 个单元，需要 10 根地址线。 16 组（每组 8 片）存储器需要 16 根片选信号，至少需要 4 根地址线经译码器输出。 8. 现有一存储体芯片容量为 512 ×4