网站大量收购独家精品文档,联系QQ:2885784924

北邮 数字逻辑实验报告.doc

  1. 1、本文档共30页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
北京邮电大学课程设计报告 课程设计 名称 数字逻辑 学 院 计算机 指导教师 班 级 班内序号 学 号 学生姓名 成绩 -- -- -- 杨杨 -- -- -- 陈陈 -- -- -- 金金 课 程 设 计 内 容 教学目的:掌握isp LEVER 软件的使用方法,掌握isp器件的使用方法,用VHDL进行较复杂逻辑电路的设计和调试,熟练掌握isp器件的下载方法。 基本内容:1.交通灯控制 2.电子钟显示 3.药片装瓶系统 实验方法:先用VHDL进行软件编程,然后下载到ISP器件,进行硬件仿真实验。 组员分工:详见各实验报告实验分工。 学生 课程设计 报告 (附页) 课 程 设 计 成 绩 评 定 遵照实践教学大纲并根据以下四方面综合评定成绩: 1、课程设计目的任务明确,选题符合教学要求,份量及难易程度 2、团队分工是否恰当与合理 3、综合运用所学知识,提高分析问题、解决问题及实践动手能力的效果 4、是否认真、独立完成属于自己的课程设计内容,课程设计报告是否思路清晰、文字通顺、书写规范 评语: 成绩: 指导教师签名: 年 月 日 注:评语要体现每个学生的工作情况,可以加页。 目录 实验一:交通灯控制器设计 实验二:电子钟设计 实验三:药片装瓶系统设计 附:数字逻辑课程设计调试日志及个人心得体会 实验一:交通灯控制器设计 一、实验目的 ①学习采用状态机方法设计时序逻辑电路。 ②掌握ispLEVER软件的使用方法。 ③掌握用VHDL语言设计数字逻辑电路。 ④掌握ISP器件的使用。 二、实验所用器件和设备 在系统可编程逻辑器件ISP1032 一片 示波器 一台 万用表或逻辑笔 一只 TEC-5实验系统,或TDS-2B数字电路实验系统 一台 三、实验内容 以实验台上的4个红色电平指示灯,4个绿色电平指示灯模仿路口的东南西北4个方向的红,绿,黄交通灯。控制这些交通灯,使它们按下列规律亮,灭。 初始状态为4个方向的红灯全亮,时间1s。 东,西方向绿灯亮,南,北方向红灯亮。东,西方向通车,时间5s。 东,西方向黄灯闪烁,南,北方向红灯,时间2s。 东,西方向红灯亮,南,北方向绿灯亮。南,北方向通车,时间5s。 东,西方向红灯闪烁,南,北方向黄灯闪烁,时间2s。 返回(2),继续运行。 如果发生紧急事件,例如救护车,警车通过,则按下单脉冲按钮,使得东,南,西,北四个方向红灯亮。紧急事件结束后,松开单脉冲按钮,将恢复到被打断的状态继续运行。 四、设计思路 (1) 将本实验分为分频,状态计数器,led输出三大模块; (2) 分频模块需要注意到占空比,采用when-else语句; (3) 状态计数器都分为5s,2s,5s,2s,四个状态时间,通过计数器作状 态转移; (5) led输出模块的黄灯闪烁可通过2HZ的方波信号实现。 (6) 选择实验台上的5kHz频率时钟,作为设计中分频的初始时钟。 (5) 紧急事件发生时,要注意保存必要的信息,已被紧急事件结束后,恢复到原状态继续运行使用。 五、设计方案 模块图 1、tralight(顶层模块代码) library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity tralight is port(clk,emg: in std_logic; --5KHZ时钟输入,紧急输入 tout: out std_logic_vector(11 downto 0); --12盏led灯输出 tout2,tout1: out std_logic_vector(3 downto 0));--倒计时 end tralight; architecture top of tralight is component fenpin --分频模块 port( clkin: in std_logic; --5KHZ时钟输入 clkout1: out std_logic; --1HZ时钟 clkout2: out std_logic); --2HZ时钟 end component; component z

文档评论(0)

xx88606 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档