USB直接制版机高速发排卡的设计和优化.pdfVIP

USB直接制版机高速发排卡的设计与优化 苏政伟 陈科明马 琪 杭州电子科技大学微电子CAD研究所，浙江杭州310018 摘要：该文介绍了一种基于USB2.0直接制版机高速发排卡的软硬件设计，包括硬件结构、FPGA主 控制器硬件逻辑以及上位机发排软件动态链接库、和USB固件程序的设计，并从软硬件上对USB 发排卡的性能包括发排速度和稳定性进行了优化。该发排卡设计可扩展性强，性能稳定，发排速 度高达30MB/s。 关键词：通用串行总线；高速发排卡；直接制版机 TP274 A 42 杭州电子科技大学学报 2012链 2硬件设计 2．1 USB发排卡硬件结构设计 EPl 口、编码器输入和LD驱动接口等模块，主控制器用AlteraC6Q240FPGA芯片实现。 在激光扫描过程中发排卡的数据必须和CTP的机械运动相配合，因此将编码器输入的CTP系统行同步 信号和位同步作为读数据的时钟，按照一定的时序关系将SDRAM中暂存的版面数据输出至LD驱动接 口模块。为了提高传输速度，结构设计中采用了面积换取速度的思想，用两块SDRAM进行乒乓操作来 轮流读写数据∞]。LD驱动接口模块负责将输出的并行数据转换成高速的串行数据，输出到CTP的LD 驱动电路。SPI通信模块则负责发排卡与CTP控制系统的通信，完成信息的交互和握手信号的传递。 I L·sB —LD驱动接口 l接口 FPGA叫编码器输入 I SDRAM I 存储 ·—叫sPI通信 图2 USB发排卡硬件结构图 2．2 FPGA主控制器的硬件逻辑设计 器之间，采用了一个1 模块之间，则采用了一个4096x16的FIFO作为输出数据的缓冲。 SDRAM工作模式，然后进行数据读写，同时通过刷新保持电容的数据。SDRAM控制器状态机如图4所示。 图3 FPGA主控制器逻辑结构框图 图4 SDRAM控制器状态机 第5期 苏政伟等：USB直接制版机高速发排卡的设计与优化 43 由于USB发排卡的实际传输数据较大，设计中选择SDRAM的页猝发方式进行读写。对于设计选 据的最后一行时会出现传输数据小于512字的情况。本设计利用预充电命令中断猝发读写，可以解决 最后一行数据的大小N。写入时，在发起写入命令后的N一1个时钟，对所有BANK预充电中断页猝发 写。读出时，在读取命令后的N+1个时钟对所有BANK预充电中断猝发读。此外本文采用了集中刷 新方式解决了刷新与读写数据的冲突。当刷新定时器计数到时，若正好有数据传输，会先让数据传输继 续。数据传输完成后，利用数据传输的时间间隙再连续刷新多次，这样能保证SDRAM中的数据不 丢失。 3软件设计及优化 本设计开发的软件包括上位机发排软件动态链接库和USB固件程序。为了保证数据传输的连贯 性，发排卡输入端USB的传输速度应该大于发排卡输出端LD驱动电路的传输速度。发排卡实际的数 据传输速度由CTP系统的LD驱动电路和激光器的路数所决定，当CTP系统采用更多路的激光器时， LD驱动电路数据传输速度就要求更快，USB的传输速度也要随之提高。本设计从上位机软件、USB驱 动程序、瞒B固件等几方面对USB传输速度进行了优化，最高传输速度能够达到30MB／s，提高了发排 卡的发排速度。 3．1 发排软件动态链接库的设计与优化 Visual 发排软件动态链接库是在Microsoft 库文件进行设计，实现对USB设备的管理和控制HJ。本文在动态链接库中设计了通用的USB数据传输 函数，屏蔽了USB传输的细节，发排软件开发人员可直接调用，而不需要考虑数据传输的类型。本设计 还对动态链接库中的函数进行了优化，以提高发排卡系统的性能。驱