实验二-四位加法计数器设计.pptVIP

下载本文档

66
0
约 12页
2017-08-13 发布于安徽
举报
版权申诉

实验二-四位加法计数器设计.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

* KX康芯科技 * 实验二设计含异步清零和同步时钟使能的加法计数器 (1) 实验目的：熟悉QUARTUSⅡ的Verilog HDL文本设计流程全过程，学习简单时序逻辑电路的设计、仿真和硬件测试。 (2)实验原理：实验程序(cnt4b.v) （3）实验内容1：在QUARTUSII上对(cnt4b.v)中的计数器进行编辑、编译、综合、适配、仿真。给出其时序仿真波形。设计要求：１异步复位，即复位端有效，则计数器输出０；２时钟信号上升沿有效，且计数器使能端有效，计数器加１输出；３设计为１６进制计数器，即计数值为Ｆ则又回０，进位输出１； 4位加法器（加1器）多路选择器 4位锁存器含计数使能、异步复位和计数值并行预置功能4位加法计数器【CNT4B】 module cnt4b (clk, rst, en, cq, cout); input clk; input rst; input en; output[3:0] cq; output cout; reg[3:0] cq; reg cout; reg[3:0] cqi; always @(posedge clk) begin if (rst == 1b1) begin cqi = 4b0000; end else begin if (en == 1b1) begin if (cqi 15) begin cqi = cqi + 1; end else begin cqi = {4{1b0}}; end end end if (cqi == 15) begin cout = 1b1 ; end else begin cout = 1b0 ; end cq = cqi ; end endmodule （4）实验内容2：引脚锁定以及硬件下载测试若目标器件是EPM7128SLC84-15，建议选实验电路模式5，用键8（PIO7）控制RST；用键7（PIO6）控制ENA；计数溢出COUT接发光管D8（PIO15）；OUTY是计数输出，接数码1（PIO19-PIO16，低位靠右）；时钟CLK接clock0，通过跳线选择4Hz信号。引脚锁定后进行编译、下载和硬件测试实验。将实验过程和实验结果写进实验报告。 * *