2015年 西安邮电学院可编程逻辑实验报告.docVIP

西安邮电学院可编程逻辑实验报告 系 别 计算机系 学 号 成 绩 实验日期 班 级 网络科学0502 姓 名 李普 教师签字 实验名称 实验八 计数器设计 一：实验目的 1 掌握计数器设计的方法； 2通过开发CPLD来实现时序逻辑电路的功能； 二：实验所用仪表及主要器材 实验用PC机一台 MAX+PLUSII软件一套； 三：实验原理简述（原程序、真值表、原理图） 实验介绍：设计一个同步带有进位输出端的十进制显示，模为二十四，且能够自启动。 实验代码： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity count is port(en:in std_logic; clear:in std_logic; clk:in std_logic; cout:out std_logic; qd1,qd0,qs3,qs2,qs1,qs0:out std_logic); end count; architecture behave of count is signal count_h: std_logic_vector(1 downto 0); signal count_l: std_logic_vector(3 downto 0); begin cout=1 when(count_h=10 and count_l=0011 and en=1)else 0; process(clk,clear) begin if(clear=1)then count_h=00; count_l=0000; elsif(clkevent and clk=1)then if(en=1)then if (count_h=10 and count_l=0011)then count_h=00; count_l=0000; elsif(count_l=1001)then count_l=0000; count_h=count_h+1; else count_l=count_l+1; end if; end if; end if; end process; qd0=count_h(0); qd1=count_h(1); qs0=count_l(0); qs1=count_l(1); qs2=count_l(2); qs3=count_l(3); end behave; 四：实验测量记录 计数器的波形图： 五：实验心得： 通过这次试验，真正体会到理论结合实际的重要性，当计数器从最初的草稿纸山的代码，再到下载到硬件时，看到数码管计数时，可以发现，数字电路实验的真正的实际用处是相当令人兴奋的，当然在这次的实验中遇到的麻烦也是为预料到的，比起前几次的实验所花费的时间要多许多。特别是VHDL语言代码的书写，对于我们从来没学过这么语言的同学，还是有相当的难度的，当遇到这方面的困难时还是要善于向同学和老师请教。 西安邮电学院可编程逻辑实验报告