边界扫描技术及其在芯片测试应用.pdfVIP

四JII省电子学会电子测量与仪器专委会第十五届学术年会论文集 边界扫描技术及其在芯片测试中的应用 王子云 (中国工程物理研究院电子工程研究所四川 绵阳621900) 摘要随着集成电路规模的不断增大，芯片的可测性设计正变得越来越重要。本文介绍了目前 较常用的边界扫描测试技术的原理、结构，并给出了边界扫描技术的应用，最后结合自动测试设备， 给出了边界扫描技术用于芯片测试的方法． 关键词集成电路可测性设计边界扫描技术芯片测试 1 引言 在20世纪80年代初，由于传统的测试技术不能适应技术发展的需要当事面临的问题首先是板 上集成电路数目愈来愈多，无法实现板极的边缘测试，板极测试一般采用带有专用夹具的测试器通 过单个I／O脚来完成，随着板上元器件数量日益增多及表面贴片技术的广泛应用，测试的难度也越 来越大；其次，集成电路的复杂度大大提升，难以在板上对器件逐个测试；另外，新型的封装技术 (表面封装)适用普及化，使得在板上测试这样的器件无法进行等。解决这些问题的一个方法就是 把扫描路径法扩展到这个板极或系统极，此即边界扫描法(J心)。 2边界扫描技术 2．1 边界扫描法的原理 基于边界扫描设计法的元器件的所有与外部交换的信息(指令、测试数据和测试结果)都采用 串行通信方式，允许测试指令及相关的测试数据串行送给元器件，然后允许把测试指令的执行结果 从元器件串行读出，为了完成这样的功能，边界扫描技术中包含了一个与元器件的每个引脚相连， 包含在边界扫描寄存器单元中的寄存器链，这样元器件的边界信号可用扫描测试原理进行控制和观 察，这就是边界扫描的含义。 根据IEEEll49．1标准规定，边界扫描在测试时，提供一条虚拟路径，作为访问测试数据的用途， 芯片／模块中的每一根引脚／端口皆有一组边界扫描单元，当工作在正常模式时，单元的输入与输出是 相连的，当工作在测试模式，经测试访问机制的控制，可将单元中的数据更新，或将输入值捕捉到 单元中，并且在单元与单元间传递数据，将这些边界扫描单元串接起来，即形成扫描串链，可用来 控制与观察芯片／模块内的信号。 2．2边界扫描的结构 边界扫描的整体结构如下图2所示，主要有以下硬件构成：具有4个或5个引脚的测试存取通 道TAP：一组边界扫描寄存器，指令寄存器取和数据寄存器DR；边界扫描寄存器BSR；一个TAP 控制器。 四川省电子学会电子测量与仪器专委会第十五届学术年会论文集 图I边界扫描设计的基本结构 2．2．1 TAP及TAP控制器 元器件与外部通信的信号必须通过TAP，这些信号是测试数据输入(TDI)、测试数据输出(TDO)、 试控制是通过TMS和TCK信号施加给元器件的，测试数据通过信号TDI串行输入到元器件中，测 试结果通过信号TDO从元器件串行读出。 TAP控制器是一个同步机，把接收到的TMS和TCK信号译码，产生所需要的操作控制序列， 控制电路进入响应的测试方式。TAP控制器所有的状态转换都必须根据TMS在TCK的上升沿出现 的值，所有测试逻辑的变化(例如指令寄存器、数据寄存器等)必须出现在TCK的上升沿或下降沿。 升沿的值。 !一L—岬—一：) 1 上 o i一一二 厂=．1．d_IIi．一—、 、、～——一， 二Q=乡1 。一 一 与霉 旦{纠—3亍) (=产韦) ≤·工IW- + 图2TAP控制器状态图