分频锁相环式本振电路设计与应用.pdfVIP

分频锁相环式本振电路设计及其应用 单红付强松 中国工程物理研究院电子工程研究所919信箱515分箱．绵阳621900 摘 要：本文用实例概迷了一种集成分频锁相环式本振电路设计覆其应用．展示了其在雷达，测控等低 成本系统中应用的前景，本设计可满足了飞机上电子设备的要求． 关键词：直接模拟合成(DAS)；锁相环式频率合成(PLLk直接数字合成(DD$) 一、引言 本振电路在各种电路中被广泛应用．为系统提供所需的稳定频率。而现代电子设备通常要求工作频 道数多，频道可变，而且频率必须具有较高的稳定度。目前．较先进的信道机一般都采用频率合成器来 满足这些要求，本设计可满足了飞机上电子设备的要求。． 频率带宽受限于时钟。PLL具有控制灵活、体积小、成本低廉、输出频带宽等优点。所以在不要求具有高 速频率变换的系统中多采用PLL的方案。 二、电路设计原理 本振频率源采用分频锁相环式原理，具有频率稳定度高、频谱纯，寄生杂波小及相位噪声低等优点， 被广泛应用于各种电子系统中。它是以数字电路为基础，具有可靠性高、调整简单、便于维修等优点， 可利用压控振荡器直接调频。 压控振荡器的输出频率由分频比N和输入鉴相频率kc决定．当环路锁定时，压控振荡器的输出频率 与鉴相基准频率的关系是L．Nf。r。分频比N可以通过逻辑控制来改变，改变分频比N即可控制不同信道 的本振频率。其原理框图如图l所示。 模式控制 图1 锁相环式频率合成嚣的原理框图 三、设计实例 132 滤波器电路、压控振荡器、输出功率匹电路、晶体谐振器构成．原理框图构成如图2所示． 不连接 图2 本振电路原理框图 设计中的关键技术问题： 1。UCl45152-2并行输入PLL频率合成器(与双模预置计数器接口) 程的+N计数器和6比特可编程“计数器、双模控制逻辑器、输入保护和缓冲电路组成的。内部结构框图 如l所示。电路的功能说明： 蛳 ‰ 山 ∞ ～ 帕 硒 叼心 舶 啊 瞳M瞄 咐■ NOTE：m一憎．柚一腊．删R柏一R艋h啪帅m蝴州n皑■帅． 在OSC,-、OSC—t参考振荡器输入／输出两端接一定频率的品体和适当的电容．它们与芯片内的倒相器、 电阻构成振荡电路，产生参考信号k，输到参考计数器(包含二分频器)。 R之间的关系由内部电路结构决定。如表1所示： 133 袁1 l 输入码 译码输出 RoM输出 RoM输出 分频比 D8～D1 R12--R1 I IlA2lcA，R山 C=黼D Pd2-Pd㈣DR=‰／fl 1 l 1 0lllllll 01000000000001024 2048 MCl451 图3