基于FPGA的数字存储示波器的显示技术.pdf

104 中国西部嵌入式系统与单片机技术论坛2005学术年会论文集 基于FPGA的数字存储示波器的显示技术 李涛 电子科技大学自动化工程学院，成都，610054 所需的显示控制时序来控制数据的传输和显示，与传统的采用专用芯片的显示技术相比，它提高了CPU的工 作效率，简化了数据采集系统的结构，降低了成本。该技术已被成功地用于100MHz的数字存储示波器中。 关键词 数字存储示波器，FPGA，LCD，显示 1 引 言 由于液晶显示器(LCD)功耗低，体积小，超薄，重量轻，而且车身没有画面几何图形的失真及收敛性误差， 也就投有了传统显示器中心和边角出现色差和失真的问题，因而得到广泛的运用。现场可编程门阵列(FP— GA)芯片具有高密度、小型化、低功耗和设计灵括方便等优点，可以缩短研发周期，提高工作效率，因而在数字 电路设计中得到了广泛的应用。作为人机交互的LCD在数字存储示波器中有着重要的位置。在以往的设计 干扰。为了解决这些问题．本文提出了．一种新的显示技术。 2 总体设计方案 由于数字存储示渡器对显示的实时性和刷新率都要求较高，而且它显示的大多是一些简单的图形和波形， 产生。其显示系统总体框图如图1所示。 在图1中，A／U采集的数据经DSP处理，转换为LCD 显示数据 『DSP『 传输电路 可以显示的点阵数据后再存储到RAM中}两片显示存储 器RAMl和RAM2交替读取RAM中的数据，最后送到 FPGA jf I。CD上显示。在FPC-A中设计了LCD显示时钟电路模块 显示时钟 和显示数据传输电路模块。显示时钟电路产生LCD显示 RAM㈦ 电路 所需的各种时序；显示数据传输电路设计两路数据传输通 道，RAM中的数据通过数据传输通道送到RAM]或 图1数字存储示波器显示系统总体框图 RAM2中，再由LCD读取RAMl或RAM2中的数据显示。 对LCD及显示存储RAM的控制都由FPGA完成。 3数据通道控制及实现 在LCD上正确地显示。图2为数据通道的外部接口信号。 RWS[2：0】 CLK 一RWS[2：0】 一RWS[2：0】 Vs A[17：0】 一A【15：0】 RAM RWS[2：0] 一A【15：01 一data[7：0】 RAM-data[7：0】 -data[7：0】