第8章VHDL设计进阶.ppt

VHDL设计进阶 VHDL设计进阶 8.1 VHDL行为描述方式 8.1 VHDL行为描述方式 8.1 VHDL行为描述方式 8.1 VHDL行为描述方式 8.1 VHDL行为描述方式 8.1 VHDL行为描述方式 8.2 VHDL结构化描述方式 8.2 VHDL结构化描述方式 8.2 VHDL结构化描述方式 8.2 VHDL结构化描述方式 8.2 VHDL结构化描述方式 8.3 VHDL RTL描述方式 8.3 VHDL RTL描述方式 8.3 VHDL RTL描述方式 8.3 VHDL RTL描述方式 8.4 有限状态机(FSM)设计 8.4.1Moore和Mealy状态机的选择 8.4.1Moore和Mealy状态机的选择 8.4.1Moore和Mealy状态机的选择 8.4.2 有限状态机的描述方式 8.4.2 有限状态机的描述方式 8.4.2 有限状态机的描述方式 8.4.2 有限状态机的描述方式 8.4.2 有限状态机的描述方式 8.4.2 有限状态机的描述方式 8.4.2 有限状态机的描述方式 8.4.2 有限状态机的描述方式 8.4.2 有限状态机的描述方式 8.4.3 有限状态机的同步和复位 8.4.3 有限状态机的同步和复位 8.4.3 有限状态机的同步和复位 8.4.3 有限状态机的同步和复位 8.4.4 改进的Moore型有限状态机 8.4.4 改进的Moore型有限状态机 8.4.4 改进的Moore型有限状态机 8.4.4 改进的Moore型有限状态机 8.4.4 改进的Moore型有限状态机 8.4.4 改进的Moore型有限状态机 8.4.5 小结 以上例子除了使用三进程描述方式外，还可以使用单进程描述方 式和双进程描述方式。 采用单进程描述方式的特点是使用一个进程来描述有限状态机中的次态逻辑、状态寄存器和输出逻辑。 双进程描述方式具有3种形式，其中第3种形式最好，主要原因是这种方式采用两个进程将组合逻辑和时序逻辑分开。 从有限状态机的结构框图可以知道，时钟信号和复位信号对每一 个有限状态机来说都是很重要的，特别使时钟信号更是不可缺少的。 本节将重点讨论时钟信号的另一种应用和有复位信号的有限状态机的 VHDL语言程序设计。 从有限状态机的结构框图可以知道，它们的输出信号都是经由组 合逻辑电路输出的，因此输出信号会产生“毛刺”现象。在设计中消除 “毛刺”现象的方法很多，图中为一种用时钟信号来同步输出信号以消 除“毛刺”现象的方法。 一、输出信号的同步 同步复位信号在时钟的跳变沿到来时，将对有限状态机进行复位 操作，同时把复位值赋给输出信号并使有限状态机回到空闲状态。在 描述带同步复位信号的有限状态机的过程中，当同步复位信号到来的 时候，为了避免在状态转移进程中的每个状态分支中都指定到空闲状 态的转移，可以在状态转移进程的开始部分加入一个对同步复位信号 进行判断的IF语句：如果同步复位信号有效，则直接进入到空闲状态 并将复位值赋给输出信号;如果复位信号无效，则执行接下来的正常 状态转移进程。 二、有限状态机的同步复位 如果只需要在上电复位和系统错误时进行复位操作，那么采用异 步复位方式要比同步复位方式好。这样做的主要原因是：同步复位方 式占用较多的额外资源，而异步复位可以消除引入额外寄存器的可能 性;而且带有异步复位信号的VHDL语言描述十分简单，只需要在描述 状态寄存器的进程中引入异步复位信号即可。在VHDL语言程序的进程 中，对有限状态机进行复位的操作应该处于同步时钟信号之外。 三、有限状态机的异步复位 本节将从减小输出信号时延和消除“毛刺”现象的角度出发，对前 面介绍的Moore型有限状态机进行改进。这里将介绍两种改进的Moore 型有限状态机： 一种是在Moore型有限状态机中直接把状态作为输出信号; 另一种是在Moore型有限状态机中采用并行输出寄存器进行译码输出。 在Moore型有限状态机中，如果把状态作为输出信号将会构成一 种特殊类型的有限状态机，这种改进的有限状态机实际上相当于去掉 了一般有限状态机中的输出逻辑电路。在数字电路中，这种改进的 Moore型有限状态机的结构框图如图所示。 一、状态作为输出信号 采用VHDL语言描述这种改进的Moore型有限状态机之前，设计人 员首先要对Moore型有限状态机的状态进行编码操作。主要包括以下 几个步骤： 1．建立包括有限状态机各个状态和输出信号的表格； 一、状态作为输出信号 2．对建立的表格添加状态位； 一、状态作为输出信号 3．补全表格中的状态编码 一、状态作为输出信号 并行输出寄存器的译码输出同样也是为了减少输出信号的延时 ，从而提高