一种容错计算机系统的同步方法的研究.pdfVIP

CFTC-8论文集 一种容错计算机系统的同步方法研究 蒙运蓉 袁由光 (·p船总公司鹅匕研究院七0九所武汉，i30074) 摘蔓 本文介绍了一种容错计算机系统的|吲步方法，探讨了影响同步的有关因素，给出保证 同步的条什。 关麓字； 容错．三模冗余，同步机制，同步恢复，同步算法 One ofa fault-tolerant is introduced． Abstractsystemsynchronism computersystem factors influencethe discussed．andlbeconditions The that synchronization盯edeeply the are in this that∞suresynchronizationgiven paper． module word：Fault—Tolerant，triple recovery, Key synchronizationalgorithm (一) 引 富 在协调究成多模块容错系统的控制过程中．同步是整个系统的核心，也就是说，各冗余模 块问要保持步调一致地工作，在“某一时刻”同时完成一任务的某个基本动作，这样的容错系 统的袭决过程才自．意义，才能保证系统中冗余模块的多数一致的原则，解蔽工作中少数故障的 侵害；也才能准确地切换故障模块，实现结构上的重构，达到容错系统的持续、正确、可靠地 运转。若冗余模块之间不能报好地I‘司廖，将使表决机制处于紊乱状况，系统无法保证正常可靠 地工作。同步在容错计算机系统t{，丝制约系统性能的天键环节，是容错计算核心的一个重要组 成部分，是系统能否正常运行的关键。为此。根据现有的环境制定毓{适应的同步方案，是设计 过程所面临的诸多问题中较棘手的问题之。 (二) 系统的体系绩构 本系统是建立在，“泛应脚纳商用计算机AMDK6／300系列微机硬软件模块基础之上。它 统。它是基于CPCI总线结构，j‘系统结构如图1所示，设计的重点是CPU扳的容错，其余 部分与标准CPCI模块兼容．这样既叫1握高系统可靠性又有较好的兼容性。 从图中i口以看出这足 个典龌的!模冗余系统。CPCI总线1二捕订三块独立的CPU板．这 三块CPU板是同步操作的，即j块板之闷旧步运行相同的程序流，同步接收总线信息。发送 时将信息进行编码表决，一：巾取。一jF将正确的一个CPU扳总线信号上CPCI总线，其余两 块CPU板信号不L总线。 表决器是三模容错计算机系统中的荸要机构，是进行汁算机结果表决和屏蔽模块披障的机 构。当系统中有一个处理嚣出现永久故障时，系统将进行重构，即将故障模块从逻辑上切除掉， 同时将新的模块插入系统，并‘j原来的两个模块自动同步，系统重新进入三模冗余工作状态。 因为底板f：的逻辑电路r…错后不舄维修．所以我们尽量将蜘步电路，表决电路做在CPU 蒙运蓉等： 一种容错引算机系统的同步方法研究 板上。 吲CPU CPU[翟嚣 表决器及同步装置 Il CPCI总线 l i 上 ．迎步总线 S 网