第9章_VHDL结构与要素.pptVIP

第9章 VHDL结构与要素 * * 一个完整的VHDL程序通常包括： 实体Entity 结构体Architecture 配置Configuration 包集合Package 库Library 描述所设计的系统的外部接口信号或引脚 描述系统内部的结构和行为 从库中选取所需单元来组成系统设计的不同版本 存放各设计模块都能共享的数据类型、常数和子程序 存放已经编译的实体、结构体、包集合和配置 * * 9.1 实体 VHDL实体作为一个设计实体(独立的电路功能结构)的组成部分，其功能是对这个设计实体与外部电路进行接口描述。 实体是设计实体的表层设计单元，实体说明部分规定了设计单元的输入输出接口或引脚，它是设计实体对外的一个通信界面。 它可以是一个简单的数字电路，也可以是复杂的数字电路，但基本构成是一致的。 例1 对于二选一器件的VHDL描述： * * ENTITY mux IS GENERIC(m:TIME:=1ns); PORT (d0,d1,sel: IN BIT); q: OUT BIT); END mux; ARCHITECTURE connect OF mux IS SIGNAL tmp:BIT; BEGIN cale:PROCESS(d0,d1,sel) VARIABLE tmp1,tmp2,tmp3:BIT; BEGIN tmp1:=d0 AND sel; tmp2:=d1 AND (NOT sel); tmp3:=tmp1 OR tmp2; tmp=tmp3; q=tmp AFTER m; END PROCESS; END connect ; 实体名 端口名 方向 实体 进程语句 结构体 * * 一、实体说明 基本结构：ENTITY 实体名 IS [类属参数说明]； [端口说明]； END 实体名； 1、类属参数说明 必须放在端口说明之前，用于指定参数。 如：q=tmp AFTER m;说明tmp建立一个延时值。 GENERIC（m:TIME:=1ns）；构造体内m的值为1ns。 2、端口说明 对基本设计实体与外部接口的描述。 格式：PORT（端口名：端口模式 数据类型； …… {端口名：端口模式 数据类型名}）； * * 端口名 赋予外部引脚的名称。如d0，sel，y 等 端口方向 定义外部引脚是输入还是输出。 IN——输入 OUT——输出（构造体内不能再使用） INOUT——双向 BUFFER——输出（构造体内可再使用） LINKAGE——不指定方向（无论哪一个方向都可连接） OUT BUFFER * * 9.2 结构体 基本结构： ARCHITECTURE 结构体名 OF 实体名 IS [定义语句] 内部信号、常数、数据类型、函数等； BEGIN [并行处理语句]； END 结构体名； 通常命名为behavioral(行为), dataflow(数据流),structural(结构) 位于ARCHITECTURE和BEGIN之间，对信号、常数、数据类型、函数进行定义 位于BEGIN和END之间，描述构造体的行为及连接关系 * * 在HDL设计中，设计者将自上至下分为3个层次: 行为描述 RTL方式描述 逻辑综合 即对整个系统数学模型的描述，一般应用在设计的初始阶段。 即寄存器传输描述（又称数据流描述），采用该描述，导出系统的逻辑表达式，进行逻辑综合。 将程序转换成基本的逻辑文件来描述，相当于人工设计时，生成了原理图。 * * 例：二选一的数据流方式描述： ENTITY mux IS PORT (d0,d1,sel: IN BIT); q: OUT BIT); END mux; ARCHITECTURE dataflow OF mux IS BEGIN q=(d0 AND sel ) OR (NOT sel AND d1); END dataflow ; 并行处理语句，=表示传送或代入，即将逻辑运算结果送q输出。即 * * 9.4 VHDL库 库是经编译后的数据的集合，存放包集合定义、实体定义、构造体定义和配置定义。 库的说明总是放在设计单元的最前面。 格式：LIBRARY 库名； 这样，在设计单元内的语句就可以使用库中的数据。 库的好处在于使设计者可以共享已经编译过的设计结果。 库的种类 VHDL语言中存在的库大致分为5种： * * IEEE库 STD库 WORK库 VITAL库 STD_LOGIC_1164 NUME