快速检测I-%2cDDQ-.pdfVIP

快速检测IDDQ 邵金仙 (航天工业总公司771研究所 西安710064) 撞要 本文葡述了利用现有LSI测试系统资源，外加极少量的硬件，实现CMOS电路 Ioon的快速检测，使稠量DUT每一个结点逻辑电平”1“和”O”状态下的Inoa成为可能。 引 言 高可靠的CMOS集成电鼹必须包含Iooo的监控。这是因为Io。。较大的器件绝大部分 是由器件内部的缺陷造成的。例如棚氧化层短路，电授问的“矫攘”，寄生晶体管的漏 电，p-N结的漏电，传输门的开路等等。尤其是长期使用后造成局部过热，进一步使漏 电流增加、增益下降、P-N结内部形成沟道、或轻微的局部穿通，使漏电流不断积累． 长此以往．会造成器件性能严重退化．甚至局部损坏．从而使器件无法正常工作。同时 Iooa较大的器件亦会严重髟响电路的传袖延迟时问．甚至影响电路功能。在一般情况 下仅仅只依靠电路的逻辑功能检铡，DC或AC参数的穗试都无法发现这些闻题．更何况 Iooa的检l对目前通常部是在：》教几组输入条件下棚得的，事实上极难保证被跚的Ioon 值真实地代表了DUT的特性。因此IDDo检测瞄，质使其在所有结点翻转的测试集下进行。 坦是随善电路规摸的不断扩大．功能越来越复杂。电船曲结点成千上万，若仍使用传 统的方法检i辘I【DDo其困难台越来越太。因此必，颂寻找一种快速的检硼方法，以在较短 的时问内：珂得所有的Iooo值。 【、上F叙述在现有稠试系统的基础上硝作改进．实现IDoo快速检测的一种方洼。 虚拟DUT的输入输出管脚 图1是一个实现快建检测IDDo的系统结构示意图，它是利用嗯有的大规掇集成电路 稠试系统构成的。圈中虚线框内的部分是专门设计的。其中，FNG为喇试系统的加电测 量单元．芭卒身能实现加电压／电流，舾电流／电压的四种功能组台。而往图l中仅作为 电流窝量的功能，但由于其测量时间过长．因而在此不使用它。而是将IDoo在采样电阻 RS上的压降加以适当处理后．传递到比较器中去．判断IDDo是否超过规定的值。图1中． SV为一高逮电子开差．起短路或接入RS的控制怍用。因为当RS接入到fooo回鼹中时．高 透运行的DUT的瞬问电流变化会在RS巴引起相当大的瞬态信号．即RS的接入会显著增 加洪电电源的内阻．严重影响电路逻楫功能的正常进行，因此只有当DUT逻辑功能转换 结束并稳定后，才能}空制SW断开，将RS接入。适时RS上的压降才代表了IDDo的尢小．泼 压降叉传送到比较器。判断出Iooo是否超过其极限值．然詹SW又接通。RS被短路，DUT运 行下一功能弗，从而达到块建潮量Iuoq韵目的。 比较器用以判断In。o是否超过规定的僮。如果在某一组输入图形的条件下，IDDQ 超过了规定值，则应记下对应的输入图形。 从上述的分析可知，高速检测Ioo。的情形与通常的Ioon检i915并不一样。除了控制 开关SW和比较器的响应应与嘲试建宰保持一致之外，首先要求SW的控制和比较器输出 选通必须与测试周期严格保持同步，即必须保证DUT功能稳定建立之后．下一步功能开 536 始之前才能接入RS，同时在相应的时间内选通比较器的输出，作为Iooo合格的信息。其 次，IDDo失效信息的记忆不仅要及时，而且必须与DUT硼试码一一对应。 出于上述之理由，充分利用f．SI撕试系统快速功能测试的能力，将比较嚣的输出端 和Sw的输入控制端分别看作是DUT的一个输出端和输入端．但它们的状态与DUT的逻辑 功能毫无关系。然而它们的定时关系必须琏循DHT的测试图形速率和定时关系。在逻 辑电平上。通常应与DUT的入出电平一致或相近。为此正如图1中所表示的那样．分别设 计了输入输出缓冲器，用以实现。与硼试系统管脚电子的逻辑值和逻辑电平以及定时关 系严格匹配。 在囝1中，将PI端虚拟为DUT的一个输入端。PI的输入信号为一个周期性的，速率 等于OUT运行速率的、前后沿和脒宽可以报据需要变化、且幅度基本上等同于DUT输入 电平的一连续脉冲信号。它与DUT的输入信号一样，都由程序设定。PI与DUT其它输入 后号酌本质差谢是它对OUT的逻辑功能丝毫没有影响。而仅仅是作为采祥网络的控制信 号。确保采样同步和正确的采佯时间。 把P0端虚拟为DUT的一输出端．其目