15.6.1 地线及电源线设计 一、地线宽度 加粗地线能降低导线电阻,是它能通过三倍于印制板上的允许电流。如有可能,地线宽度应在2~3mm以上。 二、接地线构成闭环路 闭环形状能显著地缩短线路的环路,降低线路阻抗,从而减少干扰。但要注意环路所包围的面积越小越好。 三、电源线的布置 电源线除了要根据电流的大小,尽量加粗导体宽度外,采取使电源线、地线的走向与数据传递的方向一致,将有助于增强抗噪声能力。 四、印刷电路板分区集中并联一点接地 当同一印制板上有多个不同功能的电路时,可将同一功能单元的元器件集中于一点接地,自成独立回路。这就可使地线电流不会流到其它功能单元的回路中去,避免了对其它单元的干扰。 应将各功能单元的接地块与主机的电源地相连接,如图所示。 这种接法称为“分区集中并联一点接地”。为了减小线路阻抗,地线和电源线要采用大面积汇流排。 数字地和模拟地分开设计,在电源处两种地线相连,且地线应尽量加粗。 15.6.2 去耦电容的配置 当印制板上多个集成器件耗电很多时,地线上会出现很大的电位差。抑制电位差的方法是在各个集成器件的电源线和地线间分别接入去耦电容,以缩短开关电流的流通途径,降低电阻降压。这是印制板设计的一项常规做法。 一、电源去耦 在每个印制板入口外的电源线与地线之间并接退耦电容。并接的电容应为一个大容量的电解电容(10~100μF)和一个0.
您可能关注的文档
- (北京版)一年级语文上册课件 小小的船 - 副本.ppt
- [ECE VHDL 课件] ECE 448 FPGA and ASIC Design with VHDL - 1 introduction.ppt
- [ECE VHDL 课件] ECE 448 FPGA and ASIC Design with VHDL - 2 VHDL_refresher.ppt
- [ECE VHDL 课件] ECE 448 FPGA and ASIC Design with VHDL - 10 memories.ppt
- [ECE VHDL 课件] ECE 448 FPGA and ASIC Design with VHDL - 12 HLL design methodology.ppt
- [ECE VHDL 课件] ECE 448 FPGA and ASIC Design with VHDL - 16 ASIC front end design.ppt
- 《小小的船》课件(语文S版一年级语文上册课件) - 副本.ppt
- 《移动通信软件编程基础—C语言》第2章.ppt
- 《移动通信软件编程基础—Java语言》第6章.ppt
- 《中国建筑史》论文内容及格式要求.doc
原创力文档

文档评论(0)