用VHDL%2fFPGA设计实现L3%2bCosmcs实验触发判选主逻辑电路.pdfVIP

第9届全胃棱电子学与棱探撼技术学术年会论文集 of廿怕9tlI Proc∞嘶Igs NaIiorIaI咖衙∞∞啪NucIe盯日∞咖．瞄№cle甜洲两Ted一∞Io啊 实验触发判选主逻辑电路 李德过雅南郁忠强顾建辉赵棣新丁慧良 (中国科学院高能物理研究所) L3+c‘娜岫实验是—个利用L3的p探测墨进行的宇宙线实验．本文介绍用v洒L，FPGA设计麦现这 个实验的触发爿选主逻辑电路． FPGA 关曩词：L3+co蛐蛔艘发判选Ⅵ仍L 1引言 分为两步，即Pha∞I和Pha∞Ⅱ．Pha*I实验的主要甘的是精确地测量宇宙线中p子的舷谱， 而Pha∞Ⅱ实验不但要测量p子的能谱，而且更重要的是要寻找宇宙线中一种未知的弱作用 的重粒子口]．为了保证这个宇宙线实验能与L3对擅实验同时进行，L3+co口血s实验设计了 独立的数据获取系统．这个数据获取系统的触发与定时部分由一十被称为a叮(c0Bnd∞ Tri昭er a-r的主要功能及甩砌，、HbA对其主逻辑进行的设计实现． 2 L3+co锄ics触发判选主逻辑电路的功能 L舡子探测器的体积约为1000d，结构像两个。阜氏转轮”(FhrisWh∞1)．由八个结构完 全相同的扇区(oc锄lt)构成口】(图1)．在每个扇区的支撑体上安装了三层精密漂移窒(Precisi∞ 42个漂移室单元，每个单元有16根信号丝．中层包括30个漂移室单元，每个单元有24根信 号丝．内层包括19个漂移室单元，每个单元有16根信号丝．这些p漂移室用来测量带电粒子 径迹着火点的位置．L3+c∞ⅡIics触发判选系统主要利用弘探泌器的信号给出触发信号．肛探 测器的信号首先在a，c(C㈣ics P㈣nanty Card)板进行处理，给出p探测器的层击中信号． 每个octmt给出三个层击中信号，八个*tnt共有24个层击中信号．这24个层击中信号连同 To探测器击中信号的。或”一起被输入到cTT插件，由cTT给出最终的触发信号． CrT分为艟发和定时两个部分．在触发部分要利用p探测器的屡击中信号，根据物理的 要求寻找可能的粒子径迹，并对这些径迹给出适当的触发信号．在定时部分由GPS(G10bal P∞越on sy8tem)取得时钟，根据VME系统的设定选择触发源，并使触发信号与GPs的时钟 同步．根据粒子的径迹所击中的漂移室的层数及径迹通过—个扇区还是通过两个相邻的扇区， 我们将可能的径迹分为四组G1、G2、G3、G4．图1给出了径迹分组的示意图．这里将全部可能 的径迹分为四组，这四组分剐为： 7l *G∞upl(G1)：—个。啪t中有三层击中，共有1x8—8种组合I *Group2(G2)：两个相邻的∞tant中有三层击中．共有4×8—32种组合I *Group3(G3)。一个oct¨t中有两层击中，共有3×8—24种组合， *Gr0Ilp4(G4)：两个相邻的oct∞t中有两层击中，共有6×8=48种组合． 图2为实现触发逻辑的电路框图．这里24路的p探测器层击中信号(MO—octl，MM— 信号所对应的CPC． 圈1严探讨器中的径述组台 圈2cTT黻迁鼻电麝框图 p探测器的24路层击中信号经过一个组合逻辑电路产生32路的分组信号(G1一∞t1，G2 一octl，……，G4一oct8)．这里的组合逻辑完成前面所叙述的径迹分组，每个∞tnt对应地有 四组输出(G1，G2。G3，G4)． 口盯的很多功能和逻辑可以通过VME总线进行设置和选择，如延时器或单稳态时间的 设置、组触发信号的选择以及预定标器的设置等，都是通过、，Ⅻ总线进行控制的．vME的控 制功能是口-r的一个重要组成部分． 3用ⅥDL对电路的设计描述 Ⅵ仍L是一种硬件描述语言，其英文全名为Ⅵ璐Ic HadⅢDb口ipd∞IⅫ毋Ⅱ驴．丽 描述支持电子设计的一种硬件描述语言．将硬件描述语言用于电路设计，