一种滞回比较器设计.pdfVIP

第15卷第3期 电　子　与　封　装 第 卷，第 期 电　子　与　封　装 总 第143期 15 3 Vo l . 1 5 ，N o . 3 ELECTRONICS PACKAGING 2015年3月 一种滞回比较器设计 1 2 1 薛腾飞 ，朱　江 ，乔　明 （1. 电子科技大学电子薄膜与集成器件国家重点实验室，成都 610054 ；2. 辽宁锦榜电气有限公司，沈阳 110141 ） 摘 要：比较器广泛应用于模拟信号到数字信号的转换过程中，在模-数转换过程中，对输入进行 采样后的信号通过比较器以决定模拟信号的数字量。滞回比较器也叫迟滞比较器，以其优越的抗噪 声能力在比较器中占有重要地位。描述一种滞回比较器，使用少量元件节省成本，滞回电压阈值设 计灵活，同时用P 管作差分输入管，有较高的共模输入范围，转换速率快。使用0.18 μm CMOS 工 艺分别对转折点压差为200 mV 的设计进行仿真，仿真结果与设计预期相符合。 关键词：模数转换；抗噪声能力；滞回比较器 中图分类号：TN402 文献标识码：A　　 文章编号：1681-1070 （2015 ）03-0026-03 Design of a Hysteresis Comparator 1 2 1 XUE Tengfei , ZHU Jiang , QIAO Ming （1. State Key Laboratory of Electronic Thin Films and Integrated Device, University of Electronic Science and Technology of China, Chengdu 610054, China; 2. Liaoning Jinbang Electric Co ., Ltd ., Shenyang 110141, China） Abstract: Comparator is widely used in conversion of analog signal to digital signal. In analog-to-digital conversion, the input signal is sampled by comparator to determined the output digital signal. Hysteresis comparator also called sluggish comparator with superior anti noise ability plays an important role in comparator. The paper describes a hysteresis comparator with simple structure and hysteresis voltage threshold design flexibility. At the same time PMOS are the differential input transistors and the comparator has high common mode input range and large slew rate. The design with turning point of voltage difference 200 mV is simulated wit