武科大电信EDA实验报告.docVIP

EDA技术及应用 实验报告 所在学院: 专 业: 班 级: 学 号: 姓 名: 指导老师: 日 期:  实验一 八位全加器 姓 名: 学 号: 班 级: 指导老师: 日 期: 实验目的 了解四位全加器的工作原理 熟悉元件例化原理 掌握基本组合逻辑电路的FPGA实现 熟练应用Quartus II进行FPGA开发 实验内容 本实验要完成的任务是设计一个四位二进制加法器。具体的实验过程就是利用EDA/SOPC实验箱上的拨档开关的K1~K4作为一个X输入，K5~K8作为另一个Y码输入，用LED模块的LED1_5~LED1_8来作为结果S输出，用LED1_1来作为结果的进位输出，LED亮表示输出1灭表示输出0。用元件例化的方法编写八位的全加器。 管脚绑定的具体说明。 A7~58,A6~57,A5~56,A4~55,A3~54,A2~53,A1~50,A0~49 B7~66,B6~65,B5~64,B4~63,B3~62,B2~61,B1~60,B0~59 SUM7~98,SUM6~99,SUM5~100,SUM4~101 SUM3~102,SUM2~103,SUM1~104,SUM0~105 COUT~106 实验中遇到的问题及解决方法。 由于是第一次实验，对仿真软件很不熟悉。本实验用到了元件例化，要将四位全加器的.VHD文件复制到八位全加器的文件夹里。最开始的时候不知道这一点，所以八位全加器在运行是出错。通过老师的帮助知道了应该如何正确的操作，完成了实验。 实验心得。 第一次上机实验让我学会了如何使用Quartus II仿真软件，这个软件和以前用到的软件都不一样，它在计算机上完成管脚的绑定，然后通过下载线下载到芯片上就可以实现需要的功能。通过这次实验，也让我对元件例化有了更好的了解。基本掌握了全加器的工作原理，对VHDL编程语言有了更深入的理解。 实验二 姓 名: 学 号: 班 级: 指导老师: 日 期: 一、实验目的 1.了解数字秒表的工作原理 2.进一步熟悉用VHDL语言编写驱动七段码管显示的代码 3.掌握VHDL编写中的一些小技巧 二、实验内容： 本实验的任务就是设计一个秒表，系统时钟选择时钟模块的1MHz，由于计时时钟信号为100Hz ,因此需要对系统时钟进行10000分频才能得到，因为七段码管需要扫描显示，本实验选择1MHz。另外为了控制方便，需要一个复位开关，使能计时按键，分别使用拨档开关K1,K2，拨动K1系统复位，所有寄存器全部清零。拨动K2秒表启动计时；如果再次拨动K2，秒表停止计时，除非拨动K1，系统才能复位，显示全部为00-00-00。 三、管脚绑定 CLK~28, K1~58, K2~57,~K3~56 A~21 , B~23, C~24，D~37，E~38，F~39，G~41，DP~42， SEL0~43，SEL1~44，SEL2~45 四、实验中遇到的问题及解决方法 这次实验设计的是数字秒表，要求显示的是hh-mm-ss。当把程序全部无误输入后，绑定管脚后下载到芯片得出的结果却是反的，表示秒的跑到了最左边呈现的是ss-mm-hh，与预期的结果正好相反。经过自己的思考加上同学的指点发现是程序中七段码管扫描读取数值那段程序的顺序出现了问题，修改了之后就能像预期那样实现时分秒了。 五、实验心得 本次实验做的是秒表，主要使我知道了七段码管显示的代码表示，让我重新复习了数电所学过的七段码管的每一个数码管对应的数字位。本次实验让我对分频有了很好的了解，对VHDL编写有了一些自己的认识，也从中学习了不少编写VHDL程序的小技巧，尤其是对七段码管显示部分有了深入的理解。 实验三 姓 名: 学 号: