数字电路与逻辑设计 4.2 4.3全加器比较器.pptVIP

4.2 二进制运算电路 两个1 位二进制数相加的过程 1. 半加器（Half Adder） 2. 全加器（Full Adder） 全加器逻辑图与实现电路 两个半加器构成一个全加器 两个4 位二进制数相加的过程 3 集成多位加法器芯片 2. 超前进位集成4位加法器74LS283 3. 超前进位加法原理 74LS283逻辑图 3. 超前进位加法器74LS283的应用 例3* 利用加法器完成减法运算 由加补码完成减法运算的减法器电路 4.3 数值比较器 1 数值比较器的逻辑功能 2. 多位数值比较器的设计原则 3. 集成4位数值比较器74LS85 74LS85功能表 4. 集成数值比较器的位数扩展（串联方式） 5. 用74LS85组成16位数值比较器（并联扩展方式） * 1 半加器和全加器的运算逻辑 半加器 全加器 2 集成多位加法器芯片 串行进位加法运算 超前进位集成4位加法器74LS283 全加器的应用 分为不考虑低位来的进位和考虑低位进位两种情况 半加器 全加器 不考虑低位进位，将两个1位二进制数A、B相加的逻辑运算 半加器的真值表 逻辑表达式 逻辑图 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 C = AB 1-2 半加器和全加器 1 1 1 0 1 1 1 0 1 0