时钟系统信号完整性的实际案例分析.pdfVIP

第34卷 增 刊 计算机工程 2008年9月 2008 VoL34 Issue Computer September Supplementary Engineering 文献标识码z A ·系统结构与电路设计· 文章缩号t 1000--3428(20081tN：lq]--0096--02 中田分类号，TP33 时钟系统信号完整性的实际案例分析 张利芬 (华东计算技术研究所，上海200233) 擅蔓：介绍商频时钟系统的逻辑设计、PCB设计原则以及抗干扰没汁，结合实例论述了阻抗匹配的重要性以及阻抗失配带来的后果。 关幢两：阻抗匹配；信号完整性；去耦 ofCaseforClock Analysis System’SSignalIntegrality Li-fen ZHANG ChinaInstituteof (East 200233) ComputerTechnology,Shanghai the and ofthe clock a combines [Abstract]Afterintroducinglogic，PCBanti-jamming’sdeignprinciplehighfrequencysystem，thispaper practical caseto forwardthe of andthe of put importanceimpedancematchingconsgqHence impedancelosingmatching． [Keywords]impedancematching；signalintegrality；decoupling 1橇述 钟系统尽可能靠近负载端，减小时钟信号的延迟；时钟走线 由于控制及信息处理的复杂性及实时性要求的不断提 粗细一致，因为时钟线的粗细跳变会导致时钟信号出现阻抗 高，要求电子设备数字电路的运行速度不断提高，因此时钟 失配问题，使时钟波形产生畸变，引起EMI问题(}冬l2)，电 系统的频率也不断提高。『|ii时钟系统是整个电子设备的“心 阻R布在靠近时钟源的输出端；对J：单顿或双面板来说，时 脏”，时钟系统的健康与否是整机正常工作的关键。但是时钟 钟走线的两边包地，从而降低串扰的危险；对于多层板来说， 频率的提高对逻辑设计和PCB设计带来了诸多问题，要有一 时钟线一定要走内层，走带状线，且尽每夹在2个地平面中 间，最好不要在不同的层间进行切换，如必需同时打地过孔； 个健全的时钟系统，必须解决信号完整性问题(signal integrality，S1)。 还要遵循3W法则。 信号完整性问题主要解决延迟、反射、串扰等问题，本