一个并行的三维DCT硬件核的设计.pdf

2003年第2期 通信技术 No 2． 2003 叁量!!!塑 !!竺型!!型些丝坐些坠———————————』些望垒至些 ·信源处理· 一个并行的三维DCT硬件核的设计 代镭 罗玉平 施业斌 陈海涛 尹社广 (中国科学技术大学电子科学与拙术系．台肥230026) 【摘要】为安现运动图像的实时压解传输，在优化3D—DCT算法的基础上．采用8×8hit乘加并行、系数转换、 矩阵转置、数据装载和截位的解决方式，构造了一个64位并行的三雏DCT硬件核，使得运动图像的压解运算中DCT 运算的CpI_I耗时下降了十几倍．实现丁实时压缩。 【关键词1三维离散余弦变捷 实时压缩 64住并行乘加器 三堆转置存储体 I¨4|吨jB ’一’“ DCTCore ofParallelThree—Dimension Design ChenHaitaoYin DaiLet Luo ShiYebin Sheguang Yttping ofElectronicalScienceand 230026) fDepdrimenl Fechnology．USTC，Hekl arilh— 【Abstract】Forthereal—time and¨’ailsmJssion DCT compressing ofmotionimage，byoptimizingthree—dlnlettsioll and a and 64bit matte ofmuhlply—addparalleling，parametercollversion．dataloadingcliping，aparallel usingsurveyingway As timedescendsaboutadozen real—time three—dimensionDCT120reisconstnlctedaresult．theCPU times。The Jug cmnpress and callheachieved decompressing completely． three—dimension fota— OCT，real—time multiply—adder，three—dimensiotl 【