原创力文档- 1、本文档共122页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
* * * 2.3 半导体器件历史及类型 ?????????????????????????????????????????????????????????? Intel 8080, 1975, 4,500 transistors Next ... 2.3 半导体器件历史及类型 ????????????????????????????????????????????????????? Intel 8086, 1978, 29,000 transistors Next ... 2.3 半导体器件历史及类型 ??????????????????????????????????????????????????? Intel Pentium Pro, 1995, 5.5 million transistors Next ... 2.3 半导体器件历史及类型 2.3 半导体器件历史及类型 2.3 半导体器件历史及类型 2.3 半导体器件历史及类型 2.3 半导体器件历史及类型 2.3 半导体器件历史及类型 2.3 半导体器件历史及类型 2.3 半导体器件历史及类型 /book/book_cklr.asp?lable=878 2.3 半导体器件历史及类型 /book/book_cklr.asp?lable=878 2.3 半导体器件历史及类型 /book/book_cklr.asp?lable=878 /book/book_cklr.asp?lable=878 2.3 半导体器件历史及类型 Design houses Market req.ment Wafer manufers Masking Films Chips plants Package plants Materials supplier Test Market users Feedback analysis 2.3 半导体器件历史及类型 芯片制造 芯片封装 Manufacture Wafer Deposition Etching Epitaxy RTP CMP Ion Implantation Assembly, Test CD SEM Metrology Defect Detection Lithography Technologies Mask Defect Detection Mask Pattern Generation Mask Etching 2.3 半导体器件历史及类型 芯片制造工艺流程 Manufacture Wafer Die attach Wire bond Wafer saw Plating Test, Assembly Singulation Trim Mold Lead form 2.3 半导体器件历史及类型 芯片封装工艺流程 2.3 半导体器件历史及类型 21st Century Electronics: Transistors at the nano/molecular scale Gate Drain Source ~100 nm Texas Instruments ~2000 ~10 nm ? ~2015 electron flow 2.3 半导体器件历史及类型 2.3 半导体器件历史及类型 2.3 半导体器件历史及类型 Interconnection 2.3 半导体器件历史及类型 2.3 半导体器件历史及类型 2.3 IC Nanotechnology P. D. Yang’s group 2.3 IC Nanotechnology ---Wafer Level Packging Microelectronics package technology 2.3 IC Nanotechnology Stacked Die 32Mb PSRAM + 128Mb Flash + 128Mb Flash 8Mb SRAM + 32Mb PSRAM + 128Mb Flash + 128Mb Flash New System Chip Architecture: MDSC (I) Multi-dimensional Die integration System Chips Analog or Cache over SoC Memory + Logic RF or Power e.g. 2.3 IC Nanotechnology New System Chip Architecture: MDSC (II) Metropolitan-like Die-Society Cluster - Conceptualized as la
文档评论（0）