EDA设计流程和其工具.pdfVIP

下载本文档

14
0
约8.27千字
约 18页
2015-09-24 发布于安徽
举报
版权申诉

EDA设计流程和其工具.pdf

1、本文档共18页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

EDA技术实用教程第2章第2章 EDA设计流程及其工具 EDA设计流程及其工具 K 康芯科技 X K 第2章 EDA设计流程及其工具本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后就 MAX+plusII的基本情况和EDA重用模块IP作一简述。 K 康芯科技 X K 2.1 FPGA／CPLD设计流程应用于FPGA/CPLD 的EDA开发流程: 原理图/VHDL文本编辑综合功能仿真 FPGA/CPLD 逻辑综合器器件和电路系统 FPGA/CPLD 时序与功能 1、isp方式下载适配门级仿真 2、JTAG方式下载结构综合器 3 、针对SRAM结构的配置 1、功能仿真 4、OTP器件编程 2、时序仿真 FPGA/CPLD 编程下载 K 康芯科技 X K 2.1 FPGA／CPLD设计流程 2.1.1 设计输入(原理图／HDL文本编辑) 原理图输入 1. 图形输入状态图输入波形图输入 2. HDL文本输入应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。 K 康芯科技 X