新数字电子技术及应用 教学课件 刘淑英 第五章.pptVIP

第五章 时序逻辑电路 目标 在这一章里，你将学习： 5.1 时序逻辑电路的分析 5.2 计数器 5.3 寄存器 内容提要： 本章主要介绍时序逻辑电路的特点及分析方法；计数器、寄存器的分类及工作原理；常用中规模集成芯片的逻辑功能及使用方法。 5.1 时序逻辑电路的分析 5.1.1 时序逻辑电路的特点 5.1.2 同步时序逻辑电路的分析方法 5.1.3 异步时序逻辑电路的分析方法 5.1.1 时序逻辑电路的特点 时序逻辑电路简称为时序电路。其功能特点是任何时刻电路的输出状态不仅和该时刻输入变量的状态有关，还和电路前一时刻的输出状态有关，即电路的输出与前一时刻的输入和输出也有关； 其结构特点是：1）包括组合逻辑电路和存储单元。 2）输出与输入之间至少有一条反馈线。 5.1.2 同步时序逻辑电路的分析方法 时序逻辑电路根据时钟脉冲CP控制方式的不同,可分为同步时序电路和异步时序电路两大类。 同步时序电路各触发器的CP端连在一起，使用同一个时钟信号，各触发器的状态变化是同时进行的（如下图所示）。 时序电路分析的基本任务是根据已知的逻辑电路图，找出该电路输出与输入之间的逻辑关系，确定电路所实现的逻辑功能。其一般分析步骤为： （1）电路结构分析 （2）写逻辑方程式 （3）作状态表、状态图或时序图 （4）描述电路的逻辑功能 例5-1 已知一同步时序逻辑电路如图5-2所示，试分析其逻辑功能。 解：⑴ 写逻辑方程式： 输出方程 驱动方程 状态方程 ⑵作状态表、状态图及时序图 ⑶ 逻辑功能 由状态表可看出，图5-2所示逻辑电路在输入第8个计数脉冲CP后返回到初始状态000，同时进位输出端CO输出一个负跃变的进位信号，所以该电路为同步八进制计数器。 5.1.3 异步时序逻辑电路的分析方法 异步时序电路至少有一个触发器的CP端与其他触发器的CP端不连在一起，各触发器使用不同的时钟信号，各触发器的状态变化不同步。 异步时序逻辑电路的分析步骤与同步时序逻辑电路的大致相同，但在步骤二——写逻辑方程式时，除了要写各触发器的激励驱动方程、状态方程、时序电路的输出方程外，还要写出各触发器的时钟方程，而且在求次态方程式时，要把时钟信号考虑进去。 5.2 计数器 5.2.1 计数器的种类 5.2.2 同步计数器 5.2.3 异步计数器 5.2.4 集成计数器 5.2.1 计数器的种类 1.按计数进制分类，可分为二进制、十进制及任意进制计数器。 2.按计数脉冲的输入方式分类，可分为同步计数器和异步计数器。 3.按计数的增减方式分类，可分为加法计数器、减法计数器和可逆计数器。 5.2.2 同步计数器 1.同步二进制计数器 由n位触发器构成的同步二进制加法计数器的基本结构是： ⑴各级触发器均接成T触发器类型； ⑵各时钟脉冲输入端 ； ⑶各激励信号 ， ， ， ⑷输出信号即进位信号 。 图5-9所示电路为同步3位二进制减法计数器，对外部输入时钟脉冲的个数按照递减规律进行计数。 2.同步十进制计数器 十进制计数器的原理是4位二进制代码表示1位十进制数，即由4位触发器构成，满足“逢十进一”的进位规律。 位触发器构成的二进制计数器的计数状态最多有 个，所以一个4位二进制计数器的计数状态共有16个，要表示十进制计数器的10个状态，需要去掉其中的6个状态。 5.2.3 异步计数器 在异步计数器中，各触发器使用不同的时钟信号，各触发器的状态变化不同步。 各个触发器的时序图如图5-13所示。 异步计数器和同步计数器相比，其电路结构简单，但由于其后级触发器的触发脉冲要待前级触发器的状态翻转之后才能产生，因此其工作速度较低；而同步计数器的计数脉冲由于需同时带动多个触发器的时钟输入，因此要求产生计数脉冲的电路具有较大的负载能力。 5.2.4 集成计数器 用触发器构成的计数器在数字系统中应用极其广泛，因此制造商生产了各种不同功能的通用集成器件，设计人员可以根据厂商提供的器件功能表，了解器件的功能特性，输入、输出之间的关系及应用方法，从而选择合适的