新数字逻辑 教学课件 武庆生 邓建 第六章.pptVIP

第六章 同步时序电路 6.1 同步时序电路的基本概念 6.2 同步时序电路分析 6.3 同步时序电路设计 6.4 典型同步时序电路 6.1 同步时序电路的基本概念6.1.1 时序电路的定义和结构 6.1.2 时序电路的分类 6.1.3 同步时序电路的描述方法 6.2 同步时序电路的分析6.2.1 分析方法 6.2.2 分析举例 6.3 同步时序电路的设计 6.3.1 形成原始状态图和状态表 6.3.2 状态化简 6.3.3 状态分配 6.3.4 求激励方程和输出方程 6.4 典型同步时序电路举例6.4.1 计数器 6.4.2 集成计数器 6.4.3 寄存器 6.4.4 集成寄存器 6.4.3 序列检测器 6.4.4 代码检测器 . 例：利用74LS194四位双向移位寄存器构成模4 计数器。计数状态Q0Q1Q2Q3的变化序列为： 1100 0110 0011 1001 先令工作方式控制端M1M0=11，在时钟作用下，将寄存器置为1100，再使M1M0=01，在时钟作用下 右移循环计数。 CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 74LS194 CP DSR M1 M0 “1” 控 制 用于对串行随机序列信号进行检测，从中识别某 种特定的序列。 设计序列检测器必须明确: (1)检测什么样的特定序列，如“101”序列； (2)检测到特定序列后，输出“1”标志还是“0”标志； (3)给定序列是否可以首尾重叠。 例：试用JK触发器设计一个串行“111”序列检测 X：0110111111101011110101 Y：0000001111100000110000 设：S0表示未收到第一个有效输入“1” S1表示收到第一个有效输入“1” S2表示收到第二个有效输入“1” S3表示收到第三个或三个以上有效输入“1” 器(可重叠) S0 S1 S2 S3 0/0 1/0 0/0 1/0 0/0 1/1 1/1 0/0 次态/输出 现态 X=0 X=1 S0 S0/0 S1/0 S1 S0/0 S2/0 S2 S0/0 S3/1 S3 S0/0 S3/1 得简化后的状态图。 检查状态图或状态表，可见S2和S3等效。故省去S3 S0 S1 S2 1/0 0/0 1/0 0/0 0/0 1/1 1 2 3 4 5 CP 6 X Q1 Q2 Q3 例2：设计一个两位串行输入、并行输出双向移 位寄存器。该寄存器有X1和X2两个输入，X1控制移 位方向， X2用于数据输入。当X1=0时，X2向寄存器 高位串行送数，寄存器中的数据从高位移向低位。 当X1=1时， X2向寄存器低位串行送数，寄存器中的 数据从低位移向高位。(用D触发器实现) 01 11 10 01 00 10 00 11 11 01 00 01 11 10 00 10 X1 X2 00 11 01 10 X1 X2 0 0 向高位送0 0 1 向高位送1 1 0 向低位送0 1 1 向低位送1 Q2n Q1n X1X2=00 X1X2=01 X1X2=11 X1X2=10 Q2n+1 Q1n+1 00 01 10 11 00 10 11 00 11 00 01 11 10 01 01 10 11 00 10 01 X1X2 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 Q2n+1 X1X2 Q2nQ1n 00 00 01 01 11 11 10 10 0 1 1 0 0 1 0 0 1 0 1 0 1 1 1 0 Q1n+1 X1X2 Q2nQ1n 00 00 01 01 11 11 10 10 1 1 1 1 0 0 0 1 0 0 0 1 1 0 1 0 D Q2 Q2 D Q1 Q1 1 CP X1 X2 例3: 环形计数器 激励方程: 状态方程: D Q4 Q4 D Q3 Q3 D Q2 Q2 D Q1 Q1 CP Q1n+1= Q4n Q2n+1= Q1n Q3n+1= Q2n Q4n+1= Q3n Q1n Q2n Q3n Q4n Q1n+1 Q2n+1 Q3n+