新数字逻辑 教学课件 武庆生 邓建 第三章.pptVIP

第三章 逻辑器件(门电路) 概述 3.1 PN结 3.2 晶体管开关特性 3.3 晶体管反相器 3.4 分立元件门电路 3.5 TTL门电路 3.6 其它类型的TTL门 3.7 MOS集成门电路 3.1 PN结 3.2.1半导体二极管（Diode) 3.2.2晶体二极管开关特性 3.2.3 半导体三极管(Transistor) 3.2.4 双极型晶体三极管开关特性 3.2 晶体管反相器 3.3 分立元件门电路  3.4.1 TTL与非门电路结构及工作原理 3.4.1 TTL与非门电路结构及工作原理 3.4.1 TTL与非门电路结构及工作原理 3.4.2 参数与指标 3.5 其它类型的TTL门 3.5.1 按系列分 3.5.2 按逻辑功能分 3.5.3 按输出电路形式分 3.6.1 场效应晶体管 3.6.2 CMOS门电路 MOS绝缘栅场效应管（N沟道） （1） 结构 P G S D P型基底 两个N区 SiO2绝缘层 金属铝 N导电沟道 未预留? N沟道增强型 预留? N沟道耗尽型 N N （2） 符号 P沟道增强型 G S D G S D N沟道增强型 栅极 漏极 源极 NMOSFET： VGS≥ VTN(+2V)，形成沟道，等效开关接通。 VGS＜ VTN(+2V)，沟道夹断，等效开关断开。 G S D VDD IOL R4 D3 T4 T5 VOL 130 VCC RL (2) VO= VOL时， T4、 D3截止， T5饱和导通。若 RL下降使Ibs上升导致Ib Ibs，则T5退出饱和，使 VOL上升。工程上规定: IOL=16mA时，VOL≤0.3V。 Ui N个 “0” NH= IOH／IiH=400μA／40μA=10 IOH IiH IiH IiH 4、扇出系数N(带同类门个数) “1” Ui N个 “1” NL= IO／IiL=16mA／1mA=16 IOL IiL IiL IiL 4、扇出系数N(带同类门个数) “0” Ui= (5V-0.7V) R1+Ri Ri 5、输入端负载特性 Ui Ri 故选N=10;工程上选N=6～8 R1 T1 4K Ui Vbe2 Vbe5 Ri VCC Ri5K 等效的Ui=“ 1 ” 工程上： Ri0.9K 等效的Ui=“ 0 ” 1.4V Ui 4.3V Ri 可见，随着Ri的增加，使等效的Ui上升。其趋向值 是: 5V-0.7V=4.3V。但由于T2和T5 be结的导通，使 T1的基极电位箝在2.1V。故Ui箝于1.4V。 因为ICCH≈1.1mA 所以空载截止功耗PH= ICCH× VCC≈5.5mW 所以空载导通功耗PL= ICCL× VCC≈17mW 因为ICCL≈3.4mA 6、功耗 VCC ICCH VOH VCC “1” ICCL VOL 7、尖峰(浪涌)电流 由于T5导通时处于深饱和状态，故输出在从“0” 转换为“1”过程中， T4 的导通出现在T5截止之前。 故瞬间会出现T4和T5同时导通的情况，此时流过输 出管的电流称尖峰电流ICCM。 R1 R2 R4 R3 A B D3 T1 T2 T4 T5 VCC F 4K 1.6K 1K 130 Ω 3.6V 3.6V 2.1V 1.4V 0.7V 1V 0.3V VCC-Vbe4- VD3- Vces5 ICCM = VCC-Vce4-VD3-Vces5 + R4 R2 =33.7mA VCC 100μ 0.1μ 由于尖峰电流的影响，平均功耗会大于PH+PL/2 且随频率的增加而上升。这将会引起系统中电源的 波动。解决的办法是在门电路的电源和地之间加去 耦电容。 A F  2 1 tpd= (tPHL+ tPLH) tPHL tPLH A F 8、平均延迟时间tpd A    B C A A B C tpd 0 tpd 1 tpd 0 tpd 0 1 tpd 0 tpd 工程上平均延迟时间的测试方法: tpd 1 tpd 1 0 T T = 6tpd tpd= T/6 9、输入端噪声容限 （2）UOL：典型值0.3V。产品规定最大值为UOLMAX= 0.4