电工学中册电子技术第2版 作者 杨世彦 哈尔滨工大电工教研室 主编 _ 第6章.pptVIP

(4)注释　 用双引号开始，用另一个双引号或行回车结束注释；或用双斜杠“//”开始，用行回车结束。 (5)数字和运算符　 ABEL—HDL中的数字运算精确到128位，并允许使用4种数制，分别为：二进制(前缀为^b)、八进制(前缀为^o)、十进制(前缀为^d，也可省略)、十六进制(前缀为^h)。 (6)Case语句 Case语句是多路选择语句，一般格式为 　　Case 条件表达式1：状态1； 　　　　　　┇ 条件表达式n：状态n； 　　End Case； 该语句描述的功能是当某条件表达式为真时，电路状态转移到该表达式对应的状态。 (7) If　Then Else语句　 Then Else语句　该语句用于描述电路的状态选择，格式为 If 表达式 Then 状态1 Else 状态2； 或者是 If 表达式 Then 状态1； 当表达式为“真”，电路状态为状态1，否则为状态2。该语句可以嵌套。 (8) Istype语句　 表6-6　常用属性关键字 (9)真值表语句　 　ABEL—HDL中的真值表分为组合型真值表和时序型真值表。 组合型真值表格式为 Truth—Table(输入信号列表－＞输出信号列表) 　　　　　输入信号组合1－＞输出信号组合1； 　　　　　输入信号组合n－＞输出信号组合n； 2.ISP 1)单击Source菜单的New命令，选择ABEL—HDL Module选项，输入模块名称(Module Name)、文件名称(File Name)和标题信息(Title)。2)按照上节介绍的HDL描述方法将所设计的电路文件输入到编辑器中，保存，然后退出。3)在项目管理器左窗Sources in Project中选择要编译的ABEL—HDL源文件。 1)单击Source菜单的New命令，选择ABEL—HDL Module选项，输入模块名称(Module Name)、文件名称(File Name)和标题信息(Title)。 图6-31　文本编辑器界面 2)按照上节介绍的HDL描述方法将所设计的电路文件输入到编辑器中，保存，然后退出。 按照上节介绍的HDL描述方法将所设计的电路文件输入到编辑器中，保存，然后退出。 3)在项目管理器左窗Sources in Project中选择要编译的ABEL—HDL源文件。 在项目管理器左窗Sources in Project中选择要编译的ABEL—HDL源文件。双击右窗Processes for Current Source中的Compile Logic项，将源文件编译成下载数据文件，如编译通过，在Compile Logic项的左边出现绿色的“√”符号，若编译不通过，Synario Report Viewer会报告错误的地方。可通过点击Compiler List命令查询出错语句。编译通过后，需要保存。 6.4.3　器件的下载编程 表6-7　习题6-1的表 6.4.3　器件的下载编程 图6-32　习题6-1的图 6.4.3　器件的下载编程 图6-33　习题6-2的图 6.4.3　器件的下载编程 图6-34　习题6-7的图 6.3.1　现场可编程门阵列FPGA简介 图6-15　FPGA的基本结构 6.3.1　现场可编程门阵列FPGA简介 表6-4　全加器真值表 6.3.1　现场可编程门阵列FPGA简介 图6-16　多路开关构成的逻辑模块 6.3.2　复杂可编程逻辑器件CPLD简介 图6-17　CPLD的基本结构图 6.3.3　CPLD器件ispLSI1016 1. ispLSI1016的电路结构和工作原理2. ispLSI1016的编程开发 1. ispLSI1016的电路结构和工作原理 (1)全局布线区(Global Routing Pool，GRP) 该区位于芯片的中央，其任务是将所有片内逻辑联系在一起，供设计者使用，其特点是其输入输出之间的延迟是恒定和可预测的，与输入、输出的位置无关。(2)通用逻辑块(Generic Logic Block，GLB) 图6-20a为GLB的功能框图，图6-20b为GLB的电路结构。(3)输入输出单元(Input Output Cell，IOC)　图6-22是输入输出单元IOC的电路结构图，它由三态输出缓冲器、输入缓冲器、输入寄存器/锁存器和几个可编程的数据选择器组成。(4)输出布线区(Output Routing Pool，ORP)　输出布线区ORP的结构如图6-24所示，它的作用是把GLB的输出信号接到IOC。(5)时钟分配网络(Clock Distribution Network，CDN)　图6-25是ispLSI1016的CDN逻辑图，其输入信号由三个专用输入端Y0、Y1、Y2引入，其中Y1兼有时钟与复位的功能。