数字电路与逻辑设计 作者 邹虹 第5章-时序逻辑电路.pptVIP

第5章 时序逻辑电路 5.1 概 述 5.1.1 时序逻辑电路的结构模型及特点 由上述可知，时序逻辑电路有如下的特点。 ① 结构特点：由组合逻辑电路和存储电路组成；存储电路必不可少，存储电路由触发器或由具有反馈回路的电路构成。 ② 逻辑特点：任何时刻电路的输出不仅仅取决于该时刻的输入信号，而且还与电路的历史状态有关。有记忆功能。 5.1.2 时序逻辑电路的类型 （1）按逻辑功能来分类：有计数器、寄存器、移位寄存器、顺序脉冲发生器等。 （2）按输入信号的形式可分为：有电位控制型时序逻辑电路和脉冲控制型时序逻辑电路。 （3）按电路输出信号的特性可分为：米里型（Mealy）和莫尔型（Moore）。 （4）按电路中触发器状态变化是否同步可分为：同步时序电路和异步时序电路。 （5）按变量的取值确定与否可分为：完全确定时序电路和非完全确定时序电路。 5.2 时序逻辑电路的分析 5.2.1时序逻辑电路的分析步骤 图5-3 时序电路分析过程示意图 【例5-1】分析如图5-4所示时序逻辑电路。 图5-4 例5-11的时序电路图 解 由图5-4可见，该时序逻辑电路是由2个JK触发器和门电路构成。各级触发器受同一时钟CP控制，是同步时序逻辑电路。具体分析过程如下。 ① 写出各级触发器的时钟方程、驱动方程和输出方程。 ② 将驱动方程代入相应触发器的特性方程求出各触发器的状态方程。 ③ 列状态转移表、画状态图和时序图。 ④ 逻辑功能分析。 此电路是一个同步模4可逆计数器。当A=0时，实现模4加法计数器的功能进行加法计数，当A=1时，电路进行减1计数，实现模4减法计数器的功能， 图5-6 例5-1时序图 5.2.2 常用时序逻辑电路分析 1. 寄存器和移位寄存器 寄存器用于寄存（存储）一组二进制代码。 图5-7 4位数据寄存电路 就数据的传送来说，这种工作方式是并入/并出的，数据一般以并行方式存储，移位寄存器是一种具有移位功能的寄存器，因此具有数码的寄存和移位两个功能，如图5-8所示电路是由4级D触发器构成的4位右移的移位寄存器。 移位寄存器的移存规律为： 图5-8 4位右移移位寄存器 图5-9 4位左移移位寄存器 就数据的传送来说，这种工作方式是串入/串出的。 2. 同步计数器 （1）按计数器的计数进制（模值）分 ① 二进制计数器：模值为2n的计数器均称为二进制计数器。其中n为触发器级数。 ② 十进制计数器：按十进制规律进行计数的计数器称为十进制计数器。 ③ N进制计数器：除二进制计数器和十进制计数器以外的计数器称为N进制计数器。 （2）按计数器的时钟控制类型分 ① 同步计数器：当输入计数脉冲到来时，所有触发器都同时触发，从电路结构上来看，计数器中各个触发器的时钟信号是相同的，都是输入计数脉冲。 ② 异步计数器：触发器不受统一的时钟控制，不是同时动作，从电路结构上来看，计数器中有的触发器的时钟信号是不相同的。 （3）按计数器的计数增减规律分 ① 递增计数器：又称加法计数器，每来一个计数脉冲，触发器组成的状态，就按二进制代码规律增加。 ② 递减计数器：又称减法计数器，每来一个计数脉冲，触发器组成的状态，按二进制代码规律减少。 ③ 双向计数器：又称可逆计数器，计数规律可按递增规律，也可按递减规律，由控制端决定。 【例5-2】分析如图5-10所示电路的时序逻辑电路。 图5-10 例5-2的时序电路图 解 ① 写出各级触发器的驱动方程和输出方程。 驱动方程： ② 将驱动方程代入相应触发器的特性方程求出各触发器的状态方程。 状态方程： ③ 列状态转移表、画状态图和时序图。 图5-11 例5-2状态转移图 ④ 概述逻辑功能：这是一个不具备自启动特性的同步六进制计数器。 图 5-12 例5-2时序图 3. 异步计数器 分析异步计数器时，要注意各级触发器的时钟脉冲。 【例5-3】 分析如图5-