数字逻辑原理与应用 郭军 第3章新.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 3.如图3.18所示为NMOS“或非”门电路，T1和T2两个驱动管并联，然后再与负载管T3串联。工作原理：当A，B两个输入端全为“1”或其中一个为“1”时，则相应的驱动管导通，输出端Y为“0”。只有当输入端A,B全为“0”时，T1和T2都截止，输出端Y才为“1”。这种“或非”逻辑关系可用下式表示： 3.6.2 CMOS门电路 CMOS门电路是在MOS电路的基础上发展起来的一种互补对称场效应管集成电路，目前应用较多。 CMOS“非”门电路如图3.19所示（常称为CMOS反相器）。驱动管T1采用N沟道增强型（NMOS），负载管T2采用P沟道增强型（PMOS），它们一同制作在一块硅片上。两管的栅极相联，由此引出输入端A；漏极也相联，由此引出输出端Y。两者联成互补对称的结构。衬底都与各自的源极相联。 图3.19 CMOS“非”门电路 当输入端A为“1”（约为VDD）时，驱动管 T1的栅－源电压大于开启电压，它处于导通状态；而负载管T2的栅－源电压小于开启电压的绝对值，它不能开启，处于截止状态。这时，T2的电阻比T1高的多，电源电压便主要降在T2上，故输出端Y为“0”（约为零伏）。 当输入端A为“0”（约为零伏）时， T1截止，而T2导通。这时，电源电压主要降在T1上，故输出端Y为“1”（约为VDD）。 CMOS“非”门与NMOS相比的优缺点： (1)由于两管不是同时导通，而截止管的电阻很高，这就使在任何时候流过电路的电流都很小，仅为管子的漏电流，所以，这种联成互补对称的“非”门电路的功耗是极其微小的，每门静态功耗只有0.01mW。 (2)由于输出低电平约为零伏，输出高电平约为VDD，因此，输出幅度加强了，并且还可以取用较低的电源电压（5－15V），这有利于和TTL或其他电路联接。CMOS的主要缺点是制造工艺较复杂和集成度较低。 其逻辑功能： 2. CMOS“与非”门电路 如图3.20所示。驱动管T1和T2都导通，电阻很低；而负载管T3和T4为P沟道增强型管，两者并联。负载管整体与驱动管相串联。 图3.20 CMOS“与非”门电路图 当A,B两个输入端全为“1”时，驱动管T1和T2都导通，电阻很低；而负载管T3和T4不能开启，都处于截止状态，电阻很高（并联后电阻让很高）。这时，电源电压主要降在负载管上，故输出端Y为“0”。 当输入端有一个或全为“0”时，则串联的驱动管截止，而相应的负载管导通，因此负载管的总电阻很低，驱动管的总电阻却很高。这时，电源电压主要降在串联的驱动管上，故输出端Y为“1”。 其逻辑功能： 3. CMOS“或非”门电路 如图3.21所示。驱动管T1和T2为N沟道增强型，两者并联；而负载管T3和T4为P沟道增强型，两者串联。 3.21 CMOS“或非”门电路 当A,B两个输入端全为“1”或其中一个为“1”时，输出端Y为“0”。只有当输入端全为“0”时，输出端才为“1”。 其逻辑功能： 4. CMOS传输门电路 CMOS传输门电路如图3.22（a）所示，它由NMOS管T1和PMOS管T2并联而成。 两管的源极相联，作为输入端；两管的漏极相联，作为输出端（输入端和输出端可以对调）。两管的栅极作为控制极，分别加一对互为反量的控制电压C和进行控制。 图3.22 CMOS传输门电路 设两管的开启电压绝对值均为3V。如在T1管的栅极加＋10V，在T2管的栅极加0V，当输入电压v1在0－10V范围内连续变化时，传输门开通，v1可传输到输出端，即v0＝v1。因为，当v1在0－7V范围内变化时，T1导通；当v1在3－10V范围内变化时，T2导通。可见，当v1在0－10V范围内变化时，至少一个管导通，这相当于开关接通。此时，CMOS传输门可以传输模拟信号，所以也称为模拟开关。 如果在T1管的栅极加0V，在T2管的栅极加＋10V，当v1在0－10V范围内变化时，两管都截止，传输门关断，这相当于开关断开，v1不能传输到输出端。