数字电子中的设计(电工电子课程设计).docxVIP

电子电路课程设计  PAGE \* MERGEFORMAT 37 目录 课程设计整体的认知 整体功能要求 系统结构要求 电器指标 扩展指标 设计条件 电路的具体设计 工作原理 秒脉冲信号发生器 分频器 计数电路 校时电路 整点报时电路 秒表电路 电子钟电路 闹钟电路 电路的调测 一一用仿真软件对各个模块的功能进行功能仿真 计数电路 校时电路 整点报时电路 秒表电路 电子钟电路 闹钟电路 将各个模块集合衔接好 集成好后再进行仿真（测试整体功能） 四、小结  一、整体功能的要求 数字电子钟应该能以秒为最小的时间单位计时，同时应能用数字直观显示当前的时、分、秒。 二、系统结构要求 数字电子钟的系统结构方框图如下图。图中秒信号电路产生1HZ标准计时信号，计时电路记录当前的时、分、秒值，数字显示以数字方式显示出当前的时间值，音响报时电路用于整点报时，时分调整电路用于校正当前的时间。 时、分调整 秒信号 音响报时 数字显示 计时电路 RESET 系统复位 三、电气指标 最小计时时间单位为1S。 秒和分计时范围为00~59，小时计时范围为0~23，并可手动将小时计时范围转换为1~12. 可手动校正时、分。 四、扩展指标 具有整点报时功能，要求每个整点前鸣叫4次低音（500HZ），59秒时鸣叫1次高音（1000hz） 通过转换开关，可使电子钟具有秒表功能，最小计时时间单位为10ms，最长计时时间单位为59min。 设计条件 电源条件：使用+5v电源 在foundation仿真软件的条件下选择器件，也可结合vhdl语言开发自己的逻辑器件来完成电路。 在设计前要先学会foundation软件的使用 六、电路的具体设计： 工作原理： 数字钟主要由一下几部分组成： 振荡器和分频器组成的标准秒信号发生器；60进制分；秒计数器及12进制（或24进制）时计数器；时、分、秒的译码显示电路部分；校时电路、由这些基本的单元组成的框图如下图： 或 秒计数器 时计数器 分计数器 时校正 分校正 振荡器 单次脉冲 分频器 秒译码器 分译码器 时译码器 秒显示器 分显示器 时显示器 数字钟原路框图 数字钟的工作原理是：由多谐振荡器产生的稳定的高频脉冲经分裂后得到1hz的标准信号，作为秒计数器的技术脉冲；秒计数器计满60后，向分计数器发出进位信号；分计数器计满60后，向时技术器发出进位脉冲；小时按24进制或12翻1规律计数。计数器的输出分别驱动译码电路，数码管显示时间。当计数器出现误差或电源刚接通时，可拨动时、分校正开关进行校正。 3、分频器 分频器的功能主要有两个：一是产生标准秒信号；二是提供给功能扩展电路所需的信号，如仿电台报时用的1000hz的高音频信号和500hz的低音频信号等。用3级M=10的计数器对1000hz信号分频，得到1hz标准信号。同时如图所示，由555输出的2000hz信号可直接作为高音频信号，从第一级取出2分频信号即得到1000hz的高音频，再取2分频得到500hz低音频，在1000hz的基础上取3个10分频得到1hz的标准秒脉冲信号。 1hz的分频电路 1000hz和500hz的分频电路 计数器电路 电子钟的分和秒的计时采用60进制计数方式，其计数规律00……01……58……59 00……，选用十进制或16进制计数器两级级联计数器即可构成M=16的计数器。 这里我选择74160 74160是一个4位二进制的计数器，它具有异步清除端与同步清除端不同的是，它不受时钟脉冲控制，只要来有效电平，就立即清零，无需再等下一个计数脉冲的有效沿到来。 具体功能如下： 1.异步清零功能 只要（CR的非）有效电平到来，无论有无CP脉冲，输出为“0”。在图形符号中，CR的非的信号为CT=0，若接成七进制计数器，这里要特别注意，控制清零端的信号不是N-1（6），而是N（7）状态。其实，很容易解释，由于异步清零端信号一旦出现就立即生效，如刚出现0111，就立即送到（CR的非）端，使状态变为0000。所以，清零信号是非常短暂的，仅是过度状态，不能成为计数的一个状态。清零端是低电平有效。 2.同步置数功能 当（LD的非）为有效电平时，计数功能被禁止，在CP脉冲上升沿作用下D0～D3的数据被置入计数器并呈现在Q0～Q3端。若接成七进制计数器，控制置数端的信号是N（7）状态，如在D0～D3置入0000，则在Q0～Q3端呈现的数据就是0110。 74160集成块： 具体功能表如下： 用74160采用同步级联预置零法构成60进制计数器，同步级联的好处： 同步计数器的寄存器时钟是相同的,这样所有的寄存器都在同一时