MOS晶体管全区域噪声模型及在低噪声运放设计中的应用.pdf

Classified Index: TN722 U.D.C.: 621.38 Dissertation for the Doctoral Degree in Engineering ALL-REGION NOISE MODELS FOR MOSFETS AND THEIR APPLICATIONS IN LOW-NOISE OPERATIONAL AMPLIFIER DESIGN Candidate ： Li Zhiyuan Supervisor： Prof. Ye Yizheng Academic Degree Applied for ： Doctor of Engineering Specialty： Microelectronics and Solid-State Electronics Affiliation ： Dept. of Microelectronics Science and Technology Date of Defence ： June 24, 2009 Degree-Conferring-Institution ： Harbin Institute of Technology 摘 要 摘 要 CMOS 运算放大器是模拟集成电路中最基本、最重要的模块，在汽车电子、 通信、消费电子、军用电子系统等各个领域有着广泛的应用。近年来，随着深 亚微米技术的发展，CMOS 运算放大器的供电电源电压越来越低，并不断恶化 电路的信噪比，这无疑对运算放大器的噪声性能提出了更高的要求。研究 CMOS 运算放大器的噪声与 MOS 晶体管的器件噪声是密切相关的。因此，研究深亚 微米 MOS 晶体管噪声模型及低噪声运算放大器的设计方法已成为当今模拟电 路设计中极具挑战的一个重要议题。 CMOS 工艺进入深亚微米时代，带来了速度提高和晶体管沟道长度不断减 小的明显优势。与此同时，这种进步也使得 CMOS 低噪声运算放大器的设计必 须面临以下几个关键性问题：首先，研究运算放大器的噪声离不开器件的噪声 模型，但传统的长沟道噪声模型已经不再能精确地预测短沟道器件的噪声特性， 因此也不能精确地预测运算放大器的噪声特性。其次，随着电源电压降低，MOS 晶体管也经常工作在弱反型或中度反型，这意味着传统的器件噪声模型需要扩 展其有效范围由弱反型至强反型。最后，随着电源电压降低，运算放大器性能 指标之间的相互折衷变得更为困难，这意味着为了提高电路的设计效率，在电 路仿真前就需要将性能指标之间的折衷关系考虑进来。这几个问题相辅相承， 共同为器件噪声模型及低噪声运算放大器设计的研究提出了更高的要求。 本文针对以上所存在的问题，对适用于深亚微米的 MOS 晶体管的全区域 噪声模型、CMOS 低噪声运算放大器的设计方法、高性能低噪声运算放大器的 设计及噪声分析进行了研究。具体研究内容包括： 首先，基于噪声的物理机制，应用通用的噪声建模方法建立了在整个工作 区域（即从弱反型到强反型，从线性区到饱和区）都有效的全区域沟道噪声模 型。该模型由沟道热噪声、闪烁噪声和闪烁噪声转角频率的解析模型表达式所 组成。该模型全面考虑了短沟道效应对噪声的影响。其中热噪声模型包括了热 载流子、迁移率降低、沟道调制等短沟道效应对噪声的影响；闪烁噪声同时包 含了迁移率浮动和载流子数量浮动两种噪声机制，并考虑了迁移率浮动对反型 层载流子密度的依赖关系。测试结果验证了所提出的深亚微米 MOS 晶体管的 沟道噪声模型在全区域都有效。 随后，在所建立噪声模型的基础上，以噪声性能为设计基点，以一个三级