一种用于CMOS运算放大器改进频率补偿技术.docVIP

一种用于CMOS运算放大器的改进的频率补偿技术 BHUPENDRA K. AHUIJ 摘要：一般常用的CMOS两级运算放大器由于二阶RC补偿网络的存在使其两方面的基本性能受到了限制．第一，这种频率补偿技术只在有限的容性负载范围内使系统稳定工作；第二，电源抑制能力在开环极点外会有严重的退化，这里要介绍的技术可以使电路在更宽的容性负载范围内稳定工作，同时VBB电源抑制能力也有了很大提高，可以在很宽的带宽内保持较强的电源抑制能力．本文首先在其频率特性和噪声特性方面做了数学推导，然后由N阱CMOS工艺实现了此技术．实验结果显示此技术可使电路的负电源抑制比在10kHz时达到70dB，1kHz时输入噪声密度为50 nV/√Hz． Ⅰ 简介 线性CMOS技术在过去的5年内取得了显著的进展，它可以提供高性能低功耗的模拟电路模块，如运算放大器、比较器、缓冲器等．这些电路能以较小的面积和较低的功耗获得可与双极型电路相比较的性能，这使得单片集成高标准的复杂的滤波器、A/D与D/A转换器等成为可能．CMOS技术由于具有相对简单的电路结构和灵活的设计，比NMOS技术更有优势，并且正在作为未来线性模拟集成电路的主要技术而被迅速接受，特别是在远程通信领域[1][2]．运算放大器作为任何模拟集成电路的重要模块，两种技术都对其制成做过报道[3][6]． 典型的CMOS运算放大器为两级增益结构，第一级为差分输入单端输出级，第二级为A类或AB类输出倒相级．通常每一级的增益都被设计在40~100的范围之内．图1（a）所示为典型的CMOS运算放大器电路结构，图1（b）为其早期的交流等效模型．此结构是国内IC中使用的最合适驱动容性负载的结构．简单的说，M1~M5形成了差分输入级，而M6、M7形成了输出倒相级．第二级增益处的RC网络为运算放大器提供频率补偿．这种电路，已经被很多学者分析过[5][7]，包含一个主极点、两个复杂的高频级点和一个零点，该零点可以通过增大补偿电阻RZ从频谱图的右半平面移动到左半平面，如图1（c）所示．在高频时由于补偿电容的存在使第一级输出与运算放大器输出间形成一个没有反相的前馈通路，所以运算放大器的表现出如下的性能退化： 1）负载电容达到补偿电容的量级时，电路的稳定性会大幅降低（CL必须远小于gm2CC/gm1以避免在单位增益带宽产生第二个极点）． 2）在PMOS管作为差分信号的输入端时，负电源在单位增益带宽内主极点处会表现出一个零点．这会导致那些采用高频开关稳压器产生他们供电电源的数据采样系统在性能上出现严重的退化．（在NMOS管作为差分信号输入端时，正电源会使电路性能出现相同的退化），如图1（d）所示． 本文提出的技术克服了以上两个限制．这种技术早期[7]作为私人交流被Read和Weiser参考过[8]．本论文对电路进行了分析、设计，并由N阱CMOS工艺进行了实现，而且提供了测试结果． 图 1（a）常用的两级运算放大器（b）两级运算放大器的小信号等效模型 （c）零极点图（d）在单位增益模式下的VBB电源抑制比 II. 改进的频率补偿技术 该技术是基于消除由第一级输出到到运算放大器输出之间的前馈通路的．图1中所示的电路会有一个CCd（V0-V1）/dt的电流流入第一级的输出端．如果一种技术能够设计一个大小为CCdV0/dt的电流仅仅流入第一级的输出，那么此技术就能够消除前馈通路而且由于米勒效应同时能够产生一个主极点．唯一不同的是，米勒电容现在是A2C2而不是（1+A2）CC，这里A2表示第二级放大器的增益．这样这种构想的电路的交流等效模型如图2（a）所示．这里补偿电容连接在输出节点与一个虚地端（交流地），而具有同样为CCdV0/dt的受控电流源电流流入第一级的输出端．可以证明对于这种结构，运算放大器的开环增益可以由下式给出： 其中A1=gm1R1是第一级的直流增益，A2=gm2是第二级的直流增益． 图 2（a）新的频率补偿技术（b）S平面内的零极点分布结果 （c）VBB PSRR分析的小信号等效模型（d）图2（a）在理想情况下的VBB PSRR响应 图2（b）所示为此电路的零极点位置．请注意这里没有有效的零点并且所有的极点都是实数，而且距离很远． 假设内部节点电容远远小于补偿电容CC和负载电容CL，单位增益带宽W1仍然是由gm1/CC得到．这会导致： 将如下列给出的两级运算放大器设计的典型值代入上式： 可以得到，新的补偿技术可以驱动100pF的容性负载，而图1所示的典型的运算放大器的只能驱动10pF的容性负载．这样新技术可以在相同的性能下使驱动容性负载的能力提高一个量级的改进．改进量可以由CC/C1得到，其中C1可以通过细致的版图设计和第一级的设计来减小． 另一个重大的性能改善是负的电源抑制特性．图2（c）所示为输入接地的计算开环