外延薄膜中的缺陷.ppt

如果x,y方向上均存在失配度f, 薄膜岛的面积始终保持为正方形, 此时薄膜岛的应变能可以和(P61)式类似地表示为: E?=?eV(?x2+?y2+2?x?y)/(1-?) 这里?x,?y分别是x,y方向上的应变, 在失配位错产生前它们分别等于失配度f, 此时应变能是(P61)式的4倍. 当薄膜岛长大到一定大小后, 失配位错就会先后分别在x,y方向上产生(也可以反过来). 如图所示, 随着薄膜岛尺寸的增大, 失配位错先沿x方向产生, 再沿y方向产生, 并且逐步增多(图中新增位错用虚线表示), 为了保证位错应变场的范围均衡, 位错将最终位移到图中所示的位置. * 实际上以上岛中失配位错的形成过程还不是一种微观的原子过程, 它并没有说明失配位错的具体形成机制. 原则上前面介绍的失配位错的成核和增殖机制可以应用到岛状薄膜, 但是岛状生长时可以有另外的原子过程. 如图表示在化合物半导体(001)面上薄膜岛向左生长时岛中原子相对衬底原子的偏移愈来愈大, 以致岛中X原子可以不和衬底的A原子成键、而和衬底的B原子成键, 使岛中原子相对衬底原子的偏移减小(使应变减小), 于是衬底中的A原子就成为失配位错的芯(柏格斯矢量为[110]/2), 位错芯附近的原子组态也不断调整, 形成完整的失配位错 * 外延生长中的主要缺陷除了失配位错和穿过位错之外, 还有孪晶薄片和化合物外延层中的反相畴. 孪晶薄片的形成主要来自多个晶核的生长. 如图所示, CdTe(111)层在GaAs(001)上形成二维晶核后, 从不同晶核生长而成的岛的堆垛次序不同, 从而形成方向差180?的具有孪晶结构的组态(图中分别用1和2表示), 继续生长后一小薄片孪晶就保存在界面附近(图中用3表示孪晶界面). * 薄膜中可以形成堆垛层错. 它们既可以直接在薄膜中产生, 也可以从单晶衬底延伸上来, 图中画出的一种机制是: 由界面缺陷(由黑点表示)引起一系列堆垛错误(BABCAB而不是ABCABC)并且逐步扩大形成锥状界面, 在[111]取向的晶体中形成三角锥, 在[100]取向的晶体中形成四方锥. 此外, 位错在薄膜中成核和增殖时以部分位错的形式向前运动, 它们在扫过{111}滑移面的同时也留下了堆垛层错. * * 多层膜中的应用 画出示意 所有原子是全同的，平移不变 MS中的演示 * 要求会计算间隙中能容纳的最大原子直径 * 和密堆积金属不同, 硅、锗中填隙杂质原子更多, 除氧、惰性气体外, 锂、钠、钾等均为填隙原子. 贵金属、过渡金属在间隙位置和替代位置上有一个分布. 铜、镍在硅中绝大多数为填隙式, 金、铁在硅中有百分之几的概率形成填隙原子, 它们在扩散中作用很大. 硅、锗中的III,V族杂质是替代式原子. 碳在硅中也是替代式原子. 空位和III,V族杂质原子间存在0.2-0.5eV的结合能, 可以形成空位-杂质原子对. 空位-氧原子对中的氧和两个硅原子悬键形成Si-O键, 另一对硅原子悬键自行成键, 结果氧从间隙位置位移到靠近空位的替代位置. 空位较多时, 可形成双空位、三空位、四空位、五空位等. 　　 和金属不同, 硅中点缺陷可以有不同的荷电态. 半导体有禁带, 载流子少, 费米能级随掺杂的不同而在禁带中浮动. 硅中III,V族杂质原子在禁带中产生靠近导带底、价带顶，较远的深能级, 费米能级的浮动使这些点缺陷具有不同的荷电态. * 对于金刚石结构的晶胞，晶胞内有四个原子，其余的原子在面上或者顶角上，内部的四个原子间的间隙是四面体间隙。 * 如图(a)所示, 空位产生后出现了四个悬键, 这时空位周围的原子组态和电子组态仍保持正四面体对称性(Td或3m). 悬键电子可以相互作用, 同时使周围原子位移(弛豫)以降低能量、增加热振动熵. 如果原子仅仅作径向位移, 空位的点对称性不会变化, 实际上悬键电子配对形成二个新键(图b), 此时原子在[100]方向向外位移, 而在[010]、[001]方向向里位移. 这样的畸变使空位的对称性下降为四方晶系的D2d或2m. 空位失去一个电子后(图c), 四个相邻原子位移成111方向的三角锥, 对称性降为三角晶系的C3v或3m. 文献中将这些使对称性下降的畸变称作John-Teller畸变. 此外, 空位周围某一近邻原子可以向空位位移一半距离, 形成分裂空位或哑铃状空位(图d), 好象原来两个原子位置上各分到半个空位. * 自填隙原子处于T间隙、H间隙还是其他位置, 还没有定论. 它也可以形成分裂(或哑铃状)自填隙原子. 图 (a)是金刚石结构晶胞的1/8, 在(1/2,1/2,1/2)处有一个T位自填隙原子, 这个原子和(1/4,1/4,1/4)处的原子位移到图