一个9bit、125MHz流水线式ADC的研究和设计.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
摘要 摘要 近年来,视频信号处理技术的发展十分迅速,这对其中的一项关键技术 “模 数转换器”提出了越来越高的要求。模数转换器是一种通用的模数接口电路,它 广泛应用于模数混合电路中。由于数字信号处理技术和集成电路工艺水平的推动, 模数转换器正朝着更快的转换速率、更高的精度、更低的功耗、更小的面积和更 低的误码率等方向发展。 本文采用全定制自上而下的技术路线,设计了一款高性能、低功耗模数转换 器,用于高清晰数字电视芯片中的模数接口部分。在分析了模数转换基本原理的 基础上,经过对各种类型模数转换器的优劣对比,结合视频系统对模数转换器的 性能要求,本文决定采用流水线结构的模数转换器。与其它结构模数转换器相比 较,流水线式模数转换器的特点是既能实现高的转换速率又能达到相当高的分辨 率。在进行速度和功耗的考量折中后,最终确定采用每级1.5 位,共8 级的流水线 式模数转换器结构来实现这个3.3V、125MHz、9 位的模数转换器。 为了保证所设计的流水线式模数转换器结构和算法的正确性,在进行电路设 计之前,本文先利用了Matlab 中的系统建模工具Simulink 对流水线式模数转换器 进行了系统行为级仿真,验证了系统结构的有效性,评估了有可能对模数转换器 输出结果造成影响的误差的来源。 在Cadence 环境下,基于TSMC 0.35um 3.3V CMOS 模型,利用HSPICE 仿真 工具,本文对构成流水线式模数转换器的所有电路进行了设计和仿真。本文主要 深入研究了以下子电路和电路功能模块:(1) 非重叠时钟电路。利用非重叠时钟电 路来控制流水线式模数转换器各级的时序,使流水线各级交替工作。(2) 模拟开关。 采用 CMOS 互补开关,取代单管开关,作为开关电容电路的模拟开关。(3) 运算 放大器。运算放大器是流水线式模数转换器的核心部件,本文采用 PMOS 晶体管 输入、折叠式层叠结构的运算放大器结构来实现。仿真结果表明,运算放大器的 增益为91dB、单位增益带宽为450MHz 、摆率为500V/us 。(4) 比较器。本文设计 实现了高速、低功耗的比较器。它可工作在125MHz 下,且具有极低的静态功耗。 (5) 流水线第一级采样保持放大器。它将输入的模拟信号在一些时间点上采样,输 入至后级。(6) 流水线第二至第八级MDAC 。它的结构为开关电容采样保持放大器, 它具有数模转换、减法、放大2 倍和采样保持四项功能。(7) 延迟对准寄存器阵列。 III 摘要 它将各级流水线的输出数据调整同步,保证各级数字值同时进入数字校正电路。(8) 数字校正电路。将各级输出的数字值错位相加,以得到最终转换结果。(9) 输出锁 存器。锁存输出转换结果。(10) 基准电路。利用带隙基准技术,得到一系列的基 准电压和基准电流。 在所有子电路设计完成后,本文对模数转换器电路进行了整体的仿真,分别 对模数转换器施加斜波信号和正弦信号。仿真结果表明,在125MHz 采样频率下, 当输入斜波信号,模数转换器输出结果正确,没有误码或丢码现象,INL 小于1LSB, DNL 小于0.6LSB ;当输入1MHz 至40MHz 的正弦信号,对模数转换器的输出数 据进行快速傅立叶变换后,得到了模数转换器的各项性能参数:无杂散动态范围 SFDR 大约为70dB,信噪比SNR 大于55dB,总斜波失真THD 为-65dB,有效位 数ENOB 为8.8 位,而功耗仅为100mW。所有性能指标都能达到设计要求,证明 设计是成功的。 关键字:模数转换器,流水线,开关电容电路,非重叠时钟电路 IV Abstract Abstract

文档评论(0)

bb213 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档