SSI分析和设计、加法器、编码器.pptVIP

（1）串行进位加法器(逐位进位加法器) ---将多个一位加法器进行级联。 二、多位加法器 1 1 1 CI CI CI 串行进位加法器：电路结构比较简单； 运算速度慢。 1 1 1 2．超前进位加法器（快速进位加法器） 通过逻辑电路事先得出每位全加器的进位输入信号，把它们同时加到各位全加器的进位输入端，实现同时进位。 4位超前进位加法器 8位二进制数加法器电路 一片74LS283只能进行两个4位二进制数加法运算； 两片74LS283级联能进行两个8位二进制数加法运算。 1 三、加法器应用 例1：设计一个代码转换电路，将8421BCD转换成余3 码。 解：余三码= 8421码+ 0011 （Y ）= （A） + 0011 Y3Y2Y1Y0 = A3A2A1A0 + 0011 十进制数 8421 BCD码 0 1 2 3 4 5 6 7 8 9 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 余3码 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 编码方案 Y3Y2Y1Y0 = A3A2A1A0 + 0011 74LS283 5V 0011 余3 码 8421BCD 例题2：设计一个代码转换电路，将余3 码转换成8421BCD码输出。 解：余三码= 8421码+ 0011 （Y ）= （A） + 0011 A3A2A1A0 = Y3Y2Y1Y0 – 0011---减法运算 利用反码和补码 A3A2A1A0 = Y3Y2Y1Y0 + 1101---加法运算 十进制数 8421 BCD码 0 1 2 3 4 5 6 7 8 9 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 余3码 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 编码方案 余3 码 8421BCD码 缺陷：符号位的处理 A3A2A1A0 = Y3Y2Y1Y0 + 1101-------加法运算 74LS283 5V 1101 余3 码 8421BCD码 余3 码 8421BCD CI 1 1 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 0 0 0 0 0 0 0 Y2 Y1 C B A 输出 输入 例3：设计一个三变量多数表决器和三位奇检测电路。 （1）逻辑抽象-真值表 三个输入A、B、C； 输出Y1为三变量多数表决的结果，输出Y2为三位奇检测的结果。 （2）输出逻辑函数表达式 （3）选择MSI全加器，比较并转换函数式 全加器输出 令输入A=A、B=B、C=CI，则输出S=Y1、CO=Y2。 （4）逻辑电路图 S A B C Y1 Y2 6.2.2 编码器 普通编码器 优先编码器 被 编 信 号 二 进 制 代 码 编码就是将数字、字母、符号等具有特定意义的信息编成相应的一组二进制代码的过程。 能够实现编码功能的电路称为编码器。 编码器分类： （1）逻辑抽象--列编码表 ① 8个输入变量 ----任何时刻只允许输入一个需要被编码的信号，否则输出将发生混乱。 1、普通编码器 ② 确定输出二进制代码位数。 3个输出Y0、Y1、Y2 8线—3线编码器 ③ 列编码表 * * 数字电路按逻辑功能分两类：组合逻辑电路(简称组合电路) 时序逻辑电路(简称时序电路) 一、组合逻辑电路的特点 如果一个逻辑电路在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路原来的状态无关，这样的电路称为组合逻辑电路。 组合逻辑电路特点： (1)电路基本元件是门电路，不含记忆单元（存储元件）。 (2)只有从输入到输出的通路，没有从输出反馈到输入的回路。 第6章 组合逻辑电路 6.1.1 概述 二、组合逻辑电路逻辑功能描述方法 组合逻辑电路有n个输入端，分别用A1、A2、…、Am表示输入变量；有m个输出端，分别用Y1、Y2、…、Ym表示输出变量，输出与输入间的逻辑关系可以用逻辑函数描述。 Y1 = f1(A1、A2、…、An) Y2 = f2(A1、A2、…、An) … Ym = fn