xilinxsdaccel开发环境(中文).pdfVIP

BACKGROUNDER SDACCEL DEVELOPMENT ENVIRONMENT SDAccel Environment Xilinx SDAccel 环境： 为数据中心带来最佳单位功耗性能 引言 数据中心运维人员总是不断在寻求更高的服务器性能。目前，他们主要是通过易于编程的多核CPU 和GPU 来开发应用，但 CPU 和GPU 都遇到了单位功耗性能的瓶颈壁垒。从事海量数据中心应用开发（如密钥加速、图像识别、语音转录、加密和 文本搜索等）的设计人员既希望GPU 易于编程，同时又希望硬件具有低功耗、高吞吐量和最低时延功能。然而，多核CPU 和GPU 加速器在可扩展性上存在严重的问题：客户希望用简单的全高度插入式PCIe 开发板作为数据中心服务器的应用加 速器。这种开发板经配置可运行高功率图形卡，但客户同时希望功耗不超过25W ，以便最大化可扩展性并最小化总功耗。 最近赛灵思同瑞士苏黎世联邦理工学院（ETH Zurich）联合开展的一系列研究发现，基于FPGA 的应用加速想比CPU/GPU 实现方案，单位功耗性能可提升25 倍，而时延则缩短了50 到75 倍，与此同时还能实现出色的I/O 集成（PCIe、DDR4 SDRAM 接口、高速以太网等）。换言之，FPGA 能在单芯片上提供高能效硬件应用加速所需的核心功能，并同时提供每个 开发板目标功耗低于25W 的的解决方案。 中国网络服务领先企业百度公司在美国加州圣何塞举行的2014 年热门芯片研讨会上介绍了支持性调查结果。百度的结论 如下： • 中端FPGA 能够实现375 GFLOPS 的性能，功耗仅为10-20W • 基于FPGA 的加速器可部署在所有类型的服务器中。 • 和CPU 和GPU 相比， FPGA 在深度神经网络（DNN）预测系统中性能更加出色。DNN 系统用于语言识别、图像 搜索、OCR、面部识别、网页搜索以及自然语言处理等各种不同应用。 1 BACKGROUNDER SDACCEL DEVELOPMENT ENVIRONMENT FPGA 大幅提升了硬件 加速的单位功耗性能。 FPGA 用于应用加速的最大问题在于编程。数据中心应用开发人员不希望采用以硬件为中心的RTL 流程，也就是传统FPGA 的开发路径。他们所需要的是： • 单位功耗性能更高 • 完全软件的开发环境 • 易于升级的设计 推出全新赛灵思SDAccel 环境 全新的赛灵思SDAccel 开发环境为数据中心应用开发人员提供了他们所需要的完整的FPGA 软硬件解决方案。SDAccel 包 括可高效利用片上FPGA 资源的快速的、架构优化的编译器；熟悉的软件开发流程——其带有用于代码开发、特性分析与 调试的Eclipse 集成设计环境（IDE），可提供类似于CPU/GPU 的工作环境；以及针对不同数据中心应用而优化的动态可重 配置加速器，能在类似CPU/GPU 运行时间环境中即时更换。运行过程中应用能让不同处理模块在FPGA 中即时替换，且 不会干扰服务器CPU 和FPGA 之间的连接，实现不间断的应用加速。 SDAccel 环境包括架构优化 的编译器、库、调试器和分 析器，并提供类似于CPU- GPU 的编程体验。